Panel/EIDE/.pack/Puya/PY32F0xx_DFP.1.2.19/CMSIS/SVD/PY32F020Bxx.sfd

/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F020Bxx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0.0
 * @date     Wed May  6 12:14:59 2026
 * @note     Generated by SVDConv V3.3.47
 *           from File 'E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F020Bxx.svd',
 *           last modified on Wed May  6 11:14:11 2026
 */



// -----------------------------  Register Item Address: ADC_ISR  ---------------------------------
// SVD Line: 40

unsigned int ADC_ISR __AT (0x40012400);



// --------------------------------  Field Item: ADC_ISR_EOSMP  -----------------------------------
// SVD Line: 45

//  <item> SFDITEM_FIELD__ADC_ISR_EOSMP
//    <name> EOSMP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) ADC group regular end of sampling flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.1..1> EOSMP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOC  ------------------------------------
// SVD Line: 50

//  <item> SFDITEM_FIELD__ADC_ISR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) ADC group regular end of unitary conversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOSEQ  -----------------------------------
// SVD Line: 55

//  <item> SFDITEM_FIELD__ADC_ISR_EOSEQ
//    <name> EOSEQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) ADC group regular end of sequence conversions flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.3..3> EOSEQ
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_OVR  ------------------------------------
// SVD Line: 60

//  <item> SFDITEM_FIELD__ADC_ISR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) ADC group regular overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.4..4> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_AWD  ------------------------------------
// SVD Line: 65

//  <item> SFDITEM_FIELD__ADC_ISR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012400) ADC analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.7..7> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_ISR  ------------------------------------
// SVD Line: 40

//  <rtree> SFDITEM_REG__ADC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) ADC interrupt and status register </i>
//    <loc> ( (unsigned int)((ADC_ISR >> 0) & 0xFFFFFFFF), ((ADC_ISR = (ADC_ISR & ~(0x9EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSMP </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSEQ </item>
//    <item> SFDITEM_FIELD__ADC_ISR_OVR </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 72

unsigned int ADC_IER __AT (0x40012404);



// -------------------------------  Field Item: ADC_IER_EOSMPIE  ----------------------------------
// SVD Line: 77

//  <item> SFDITEM_FIELD__ADC_IER_EOSMPIE
//    <name> EOSMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) ADC group regular end of sampling interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOSMPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 82

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) ADC group regular end of unitary conversion interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.2..2> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOSEQIE  ----------------------------------
// SVD Line: 87

//  <item> SFDITEM_FIELD__ADC_IER_EOSEQIE
//    <name> EOSEQIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012404) ADC group regular end of sequence conversions interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.3..3> EOSEQIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_OVRIE  -----------------------------------
// SVD Line: 92

//  <item> SFDITEM_FIELD__ADC_IER_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012404) ADC group regular overrun interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.4..4> OVRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_AWDIE  -----------------------------------
// SVD Line: 97

//  <item> SFDITEM_FIELD__ADC_IER_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) ADC analog watchdog interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.7..7> AWDIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 72

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) ADC interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x9EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_EOSMPIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSEQIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWDIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_CR  ---------------------------------
// SVD Line: 104

unsigned int ADC_CR __AT (0x40012408);



// ---------------------------------  Field Item: ADC_CR_ADEN  ------------------------------------
// SVD Line: 109

//  <item> SFDITEM_FIELD__ADC_CR_ADEN
//    <name> ADEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) enabl adc </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.0..0> ADEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADDIS  ------------------------------------
// SVD Line: 114

//  <item> SFDITEM_FIELD__ADC_CR_ADDIS
//    <name> ADDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) addis conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.1..1> ADDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_ADSTART  -----------------------------------
// SVD Line: 119

//  <item> SFDITEM_FIELD__ADC_CR_ADSTART
//    <name> ADSTART </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) start conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.2..2> ADSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADSTP  ------------------------------------
// SVD Line: 124

//  <item> SFDITEM_FIELD__ADC_CR_ADSTP
//    <name> ADSTP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012408) stop conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.4..4> ADSTP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADCAL  ------------------------------------
// SVD Line: 129

//  <item> SFDITEM_FIELD__ADC_CR_ADCAL
//    <name> ADCAL </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012408) calibration enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.31..31> ADCAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR  -------------------------------------
// SVD Line: 104

//  <rtree> SFDITEM_REG__ADC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) ADC control register </i>
//    <loc> ( (unsigned int)((ADC_CR >> 0) & 0xFFFFFFFF), ((ADC_CR = (ADC_CR & ~(0x80000017UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000017) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR_ADEN </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADDIS </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTP </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADCAL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR1  --------------------------------
// SVD Line: 136

unsigned int ADC_CFGR1 __AT (0x4001240C);



// ------------------------------  Field Item: ADC_CFGR1_SCANDIR  ---------------------------------
// SVD Line: 141

//  <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR
//    <name> SCANDIR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001240C) sequence direction </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.2..2> SCANDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_RESSEL  ----------------------------------
// SVD Line: 146

//  <item> SFDITEM_FIELD__ADC_CFGR1_RESSEL
//    <name> RESSEL </name>
//    <r> 
//    <i> [Bits 4..3] RO (@ 0x4001240C) conversion ressel select </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 3) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_ALIGN  ----------------------------------
// SVD Line: 152

//  <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001240C) align mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.5..5> ALIGN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_EXTSEL  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001240C) tigle select </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 6) & 0x7), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_EXTEN  ----------------------------------
// SVD Line: 162

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001240C) trigle mode select </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 10) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_OVRMOD  ----------------------------------
// SVD Line: 167

//  <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD
//    <name> OVRMOD </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001240C) over mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.12..12> OVRMOD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_CONT  -----------------------------------
// SVD Line: 172

//  <item> SFDITEM_FIELD__ADC_CFGR1_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001240C) continul mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.13..13> CONT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_WAIT  -----------------------------------
// SVD Line: 177

//  <item> SFDITEM_FIELD__ADC_CFGR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001240C) wait mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.14..14> WAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_DISCEN  ----------------------------------
// SVD Line: 182

//  <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001240C) discent mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.16..16> DISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_AWDSGL  ----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001240C) awd single mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.22..22> AWDSGL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_AWDEN  ----------------------------------
// SVD Line: 192

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001240C) awd enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_AWDCH  ----------------------------------
// SVD Line: 197

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 29..26] RW (@ 0x4001240C) awd channels </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 26) & 0xF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0xFUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR1  -----------------------------------
// SVD Line: 136

//  <rtree> SFDITEM_REG__ADC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) ADC configuration register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFGR1 >> 0) & 0xFFFFFFFF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3CC17DE4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3CC17DE4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RESSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_CONT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_WAIT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SMP  ---------------------------------
// SVD Line: 204

unsigned int ADC_SMP __AT (0x40012414);



// ---------------------------------  Field Item: ADC_SMP_SMP  ------------------------------------
// SVD Line: 208

//  <item> SFDITEM_FIELD__ADC_SMP_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012414) sample time </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMP >> 0) & 0x7), ((ADC_SMP = (ADC_SMP & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_SMP  ------------------------------------
// SVD Line: 204

//  <rtree> SFDITEM_REG__ADC_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) SMP </i>
//    <loc> ( (unsigned int)((ADC_SMP >> 0) & 0xFFFFFFFF), ((ADC_SMP = (ADC_SMP & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMP_SMP </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_TR  ---------------------------------
// SVD Line: 215

unsigned int ADC_TR __AT (0x40012420);



// ----------------------------------  Field Item: ADC_TR_LT  -------------------------------------
// SVD Line: 220

//  <item> SFDITEM_FIELD__ADC_TR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) watch dog values of low </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 0) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: ADC_TR_HT  -------------------------------------
// SVD Line: 225

//  <item> SFDITEM_FIELD__ADC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012420) watch dog values of high </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 16) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_TR  -------------------------------------
// SVD Line: 215

//  <rtree> SFDITEM_REG__ADC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) ADC analog watchdog 1 threshold register </i>
//    <loc> ( (unsigned int)((ADC_TR >> 0) & 0xFFFFFFFF), ((ADC_TR = (ADC_TR & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_TR_LT </item>
//    <item> SFDITEM_FIELD__ADC_TR_HT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CHSEL  --------------------------------
// SVD Line: 232

unsigned int ADC_CHSEL __AT (0x40012428);



// ------------------------------  Field Item: ADC_CHSEL_CHSEL0  ----------------------------------
// SVD Line: 236

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL0
//    <name> CHSEL0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012428) Channel-0 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.0..0> CHSEL0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL1  ----------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012428) Channel-1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.1..1> CHSEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL2  ----------------------------------
// SVD Line: 246

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL2
//    <name> CHSEL2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012428) Channel-2 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.2..2> CHSEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL3  ----------------------------------
// SVD Line: 251

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL3
//    <name> CHSEL3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012428) Channel-3 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.3..3> CHSEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL4  ----------------------------------
// SVD Line: 256

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL4
//    <name> CHSEL4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012428) Channel-4 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.4..4> CHSEL4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL5  ----------------------------------
// SVD Line: 261

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL5
//    <name> CHSEL5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012428) Channel-5 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.5..5> CHSEL5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL6  ----------------------------------
// SVD Line: 266

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL6
//    <name> CHSEL6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012428) Channel-6 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.6..6> CHSEL6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL7  ----------------------------------
// SVD Line: 271

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL7
//    <name> CHSEL7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012428) Channel-7 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.7..7> CHSEL7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL8  ----------------------------------
// SVD Line: 276

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL8
//    <name> CHSEL8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012428) Channel-8 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.8..8> CHSEL8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL9  ----------------------------------
// SVD Line: 281

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL9
//    <name> CHSEL9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012428) Channel-9 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.9..9> CHSEL9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL10  ---------------------------------
// SVD Line: 286

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL10
//    <name> CHSEL10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012428) Channel-10 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.10..10> CHSEL10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL11  ---------------------------------
// SVD Line: 291

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL11
//    <name> CHSEL11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012428) Channel-11 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.11..11> CHSEL11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSEL_CHSEL12  ---------------------------------
// SVD Line: 296

//  <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL12
//    <name> CHSEL12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012428) Channel-12 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSEL ) </loc>
//      <o.12..12> CHSEL12
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CHSEL  -----------------------------------
// SVD Line: 232

//  <rtree> SFDITEM_REG__ADC_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) CHSEL </i>
//    <loc> ( (unsigned int)((ADC_CHSEL >> 0) & 0xFFFFFFFF), ((ADC_CHSEL = (ADC_CHSEL & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL0 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL1 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL2 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL3 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL4 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL5 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL6 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL7 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL8 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL9 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL10 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL11 </item>
//    <item> SFDITEM_FIELD__ADC_CHSEL_CHSEL12 </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 303

unsigned int ADC_DR __AT (0x40012440);



// ---------------------------------  Field Item: ADC_DR_DATA  ------------------------------------
// SVD Line: 308

//  <item> SFDITEM_FIELD__ADC_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) conversion data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 303

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012440) ADC group regular data register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_DATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCSR  --------------------------------
// SVD Line: 316

unsigned int ADC_CCSR __AT (0x40012444);



// -------------------------------  Field Item: ADC_CCSR_CALSEL  ----------------------------------
// SVD Line: 321

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSEL
//    <name> CALSEL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012444) calibration mode select </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.11..11> CALSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSMP  ----------------------------------
// SVD Line: 326

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSMP
//    <name> CALSMP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012444) calibration sample time </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCSR >> 12) & 0x3), ((ADC_CCSR = (ADC_CCSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSET  ----------------------------------
// SVD Line: 331

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSET
//    <name> CALSET </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012444) calibration value of set </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.15..15> CALSET
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_OFFSUC  ----------------------------------
// SVD Line: 336

//  <item> SFDITEM_FIELD__ADC_CCSR_OFFSUC
//    <name> OFFSUC </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012444) offset line calibration success </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.29..29> OFFSUC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CAPSUC  ----------------------------------
// SVD Line: 341

//  <item> SFDITEM_FIELD__ADC_CCSR_CAPSUC
//    <name> CAPSUC </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012444) capu calibration success </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.30..30> CAPSUC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALON  -----------------------------------
// SVD Line: 346

//  <item> SFDITEM_FIELD__ADC_CCSR_CALON
//    <name> CALON </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40012444) calibration status </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.31..31> CALON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CCSR  ------------------------------------
// SVD Line: 316

//  <rtree> SFDITEM_REG__ADC_CCSR
//    <name> CCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012444) ADC calibration configuration and status register </i>
//    <loc> ( (unsigned int)((ADC_CCSR >> 0) & 0xFFFFFFFF), ((ADC_CCSR = (ADC_CCSR & ~(0x6000B800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6000B800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSEL </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSMP </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSET </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_OFFSUC </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CAPSUC </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CALRR1  -------------------------------
// SVD Line: 354

unsigned int ADC_CALRR1 __AT (0x40012448);



// -----------------------------  Field Item: ADC_CALRR1_CALC8OUT  --------------------------------
// SVD Line: 359

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALC8OUT
//    <name> CALC8OUT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40012448) CALC8OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR1_CALC9OUT  --------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALC9OUT
//    <name> CALC9OUT </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40012448) CALC9OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: ADC_CALRR1_CALC10OUT  --------------------------------
// SVD Line: 371

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALC10OUT
//    <name> CALC10OUT </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x40012448) CALC10OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: ADC_CALRR1_CALC11OUT  --------------------------------
// SVD Line: 377

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALC11OUT
//    <name> CALC11OUT </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x40012448) CALC11OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALRR1  -----------------------------------
// SVD Line: 354

//  <rtree> SFDITEM_REG__ADC_CALRR1
//    <name> CALRR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012448) ADC calibration result register 1 </i>
//    <loc> ( (unsigned int)((ADC_CALRR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALC8OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALC9OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALC10OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALC11OUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CALRR2  -------------------------------
// SVD Line: 385

unsigned int ADC_CALRR2 __AT (0x4001244C);



// -----------------------------  Field Item: ADC_CALRR2_CALC4OUT  --------------------------------
// SVD Line: 390

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC4OUT
//    <name> CALC4OUT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x4001244C) CALC4OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR2_CALC5OUT  --------------------------------
// SVD Line: 396

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC5OUT
//    <name> CALC5OUT </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x4001244C) CALC5OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR2_CALC6OUT  --------------------------------
// SVD Line: 402

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC6OUT
//    <name> CALC6OUT </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x4001244C) CALC6OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR2_CALC7OUT  --------------------------------
// SVD Line: 408

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC7OUT
//    <name> CALC7OUT </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x4001244C) CALC7OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALRR2  -----------------------------------
// SVD Line: 385

//  <rtree> SFDITEM_REG__ADC_CALRR2
//    <name> CALRR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001244C) ADC calibration result register 2 </i>
//    <loc> ( (unsigned int)((ADC_CALRR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC4OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC5OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC6OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC7OUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CALRR3  -------------------------------
// SVD Line: 416

unsigned int ADC_CALRR3 __AT (0x40012450);



// -----------------------------  Field Item: ADC_CALRR3_CALBOUT  ---------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__ADC_CALRR3_CALBOUT
//    <name> CALBOUT </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40012450) CALBOUT </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_CALRR3 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR3_CALC2OUT  --------------------------------
// SVD Line: 427

//  <item> SFDITEM_FIELD__ADC_CALRR3_CALC2OUT
//    <name> CALC2OUT </name>
//    <r> 
//    <i> [Bits 20..16] RO (@ 0x40012450) CALC2OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR3 >> 16) & 0x1F) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR3_CALC3OUT  --------------------------------
// SVD Line: 433

//  <item> SFDITEM_FIELD__ADC_CALRR3_CALC3OUT
//    <name> CALC3OUT </name>
//    <r> 
//    <i> [Bits 28..24] RO (@ 0x40012450) CALC3OUT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR3 >> 24) & 0x1F) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALRR3  -----------------------------------
// SVD Line: 416

//  <rtree> SFDITEM_REG__ADC_CALRR3
//    <name> CALRR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012450) ADC calibration result register 3 </i>
//    <loc> ( (unsigned int)((ADC_CALRR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_CALRR3_CALBOUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR3_CALC2OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR3_CALC3OUT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFIR1  -------------------------------
// SVD Line: 441

unsigned int ADC_CALFIR1 __AT (0x40012454);



// -----------------------------  Field Item: ADC_CALFIR1_CALC8IO  --------------------------------
// SVD Line: 446

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALC8IO
//    <name> CALC8IO </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012454) CALC8IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 0) & 0xFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR1_CALC9IO  --------------------------------
// SVD Line: 451

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALC9IO
//    <name> CALC9IO </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40012454) CALC9IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 8) & 0xFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: ADC_CALFIR1_CALC10IO  --------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALC10IO
//    <name> CALC10IO </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40012454) CALC10IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 16) & 0xFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: ADC_CALFIR1_CALC11IO  --------------------------------
// SVD Line: 461

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALC11IO
//    <name> CALC11IO </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40012454) CALC11IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 24) & 0xFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFIR1  ----------------------------------
// SVD Line: 441

//  <rtree> SFDITEM_REG__ADC_CALFIR1
//    <name> CALFIR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012454) ADC calibration factor input register 1 </i>
//    <loc> ( (unsigned int)((ADC_CALFIR1 >> 0) & 0xFFFFFFFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALC8IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALC9IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALC10IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALC11IO </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFIR2  -------------------------------
// SVD Line: 468

unsigned int ADC_CALFIR2 __AT (0x40012458);



// -----------------------------  Field Item: ADC_CALFIR2_CALC4IO  --------------------------------
// SVD Line: 473

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC4IO
//    <name> CALC4IO </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012458) CALC4IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 0) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR2_CALC5IO  --------------------------------
// SVD Line: 478

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC5IO
//    <name> CALC5IO </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40012458) CALC5IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 8) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR2_CALC6IO  --------------------------------
// SVD Line: 483

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC6IO
//    <name> CALC6IO </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40012458) CALC6IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 16) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR2_CALC7IO  --------------------------------
// SVD Line: 488

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC7IO
//    <name> CALC7IO </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40012458) CALC7IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 24) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFIR2  ----------------------------------
// SVD Line: 468

//  <rtree> SFDITEM_REG__ADC_CALFIR2
//    <name> CALFIR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012458) ADC calibration factor input register 2 </i>
//    <loc> ( (unsigned int)((ADC_CALFIR2 >> 0) & 0xFFFFFFFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC4IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC5IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC6IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC7IO </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFIR3  -------------------------------
// SVD Line: 495

unsigned int ADC_CALFIR3 __AT (0x4001245C);



// -----------------------------  Field Item: ADC_CALFIR3_CALBIO  ---------------------------------
// SVD Line: 500

//  <item> SFDITEM_FIELD__ADC_CALFIR3_CALBIO
//    <name> CALBIO </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001245C) CALBIO </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_CALFIR3 >> 0) & 0xFFF), ((ADC_CALFIR3 = (ADC_CALFIR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR3_CALC2IO  --------------------------------
// SVD Line: 505

//  <item> SFDITEM_FIELD__ADC_CALFIR3_CALC2IO
//    <name> CALC2IO </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x4001245C) CALC2IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR3 >> 16) & 0x1F), ((ADC_CALFIR3 = (ADC_CALFIR3 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR3_CALC3IO  --------------------------------
// SVD Line: 510

//  <item> SFDITEM_FIELD__ADC_CALFIR3_CALC3IO
//    <name> CALC3IO </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x4001245C) CALC3IO </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR3 >> 24) & 0x1F), ((ADC_CALFIR3 = (ADC_CALFIR3 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFIR3  ----------------------------------
// SVD Line: 495

//  <rtree> SFDITEM_REG__ADC_CALFIR3
//    <name> CALFIR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001245C) ADC calibration factor input register 2 </i>
//    <loc> ( (unsigned int)((ADC_CALFIR3 >> 0) & 0xFFFFFFFF), ((ADC_CALFIR3 = (ADC_CALFIR3 & ~(0x1F1F0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFIR3_CALBIO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR3_CALC2IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR3_CALC3IO </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CAL_TEST  ------------------------------
// SVD Line: 517

unsigned int ADC_CAL_TEST __AT (0x40012460);



// ----------------------------  Field Item: ADC_CAL_TEST_CAL_TEST  -------------------------------
// SVD Line: 521

//  <item> SFDITEM_FIELD__ADC_CAL_TEST_CAL_TEST
//    <name> CAL_TEST </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012460) calibration test values </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CAL_TEST >> 0) & 0x7), ((ADC_CAL_TEST = (ADC_CAL_TEST & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: ADC_CAL_TEST_DEBUG_SEL  -------------------------------
// SVD Line: 526

//  <item> SFDITEM_FIELD__ADC_CAL_TEST_DEBUG_SEL
//    <name> DEBUG_SEL </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40012460) debug mode select output of sigs </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CAL_TEST >> 3) & 0x7), ((ADC_CAL_TEST = (ADC_CAL_TEST & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: ADC_CAL_TEST  ----------------------------------
// SVD Line: 517

//  <rtree> SFDITEM_REG__ADC_CAL_TEST
//    <name> CAL_TEST </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012460) CAL_TEST </i>
//    <loc> ( (unsigned int)((ADC_CAL_TEST >> 0) & 0xFFFFFFFF), ((ADC_CAL_TEST = (ADC_CAL_TEST & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CAL_TEST_CAL_TEST </item>
//    <item> SFDITEM_FIELD__ADC_CAL_TEST_DEBUG_SEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCR  ---------------------------------
// SVD Line: 533

unsigned int ADC_CCR __AT (0x40012708);



// ----------------------------  Field Item: ADC_CCR_VREF_BUFFERE  --------------------------------
// SVD Line: 538

//  <item> SFDITEM_FIELD__ADC_CCR_VREF_BUFFERE
//    <name> VREF_BUFFERE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012708) VerfBuffer enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.5..5> VREF_BUFFERE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CCR_VERFBUFF_SEL  --------------------------------
// SVD Line: 543

//  <item> SFDITEM_FIELD__ADC_CCR_VERFBUFF_SEL
//    <name> VERFBUFF_SEL </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40012708) VREFBUF output voltage select </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCR >> 6) & 0x3), ((ADC_CCR = (ADC_CCR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCR_VREFEN  -----------------------------------
// SVD Line: 548

//  <item> SFDITEM_FIELD__ADC_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012708) reference voltage enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CCR_TSEN  ------------------------------------
// SVD Line: 553

//  <item> SFDITEM_FIELD__ADC_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012708) ts line enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CCR  ------------------------------------
// SVD Line: 533

//  <rtree> SFDITEM_REG__ADC_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012708) ADC common configuration register </i>
//    <loc> ( (unsigned int)((ADC_CCR >> 0) & 0xFFFFFFFF), ((ADC_CCR = (ADC_CCR & ~(0xC000E0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC000E0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCR_VREF_BUFFERE </item>
//    <item> SFDITEM_FIELD__ADC_CCR_VERFBUFF_SEL </item>
//    <item> SFDITEM_FIELD__ADC_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_TSEN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 25

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_ISR </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_CR </item>
//    <item> SFDITEM_REG__ADC_CFGR1 </item>
//    <item> SFDITEM_REG__ADC_SMP </item>
//    <item> SFDITEM_REG__ADC_TR </item>
//    <item> SFDITEM_REG__ADC_CHSEL </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_CCSR </item>
//    <item> SFDITEM_REG__ADC_CALRR1 </item>
//    <item> SFDITEM_REG__ADC_CALRR2 </item>
//    <item> SFDITEM_REG__ADC_CALRR3 </item>
//    <item> SFDITEM_REG__ADC_CALFIR1 </item>
//    <item> SFDITEM_REG__ADC_CALFIR2 </item>
//    <item> SFDITEM_REG__ADC_CALFIR3 </item>
//    <item> SFDITEM_REG__ADC_CAL_TEST </item>
//    <item> SFDITEM_REG__ADC_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP1_CSR  --------------------------------
// SVD Line: 578

unsigned int COMP1_CSR __AT (0x40010200);



// -----------------------------  Field Item: COMP1_CSR_COMP1_EN  ---------------------------------
// SVD Line: 583

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP1_EN
//    <name> COMP1_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010200) COMP1 enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.0..0> COMP1_EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_INMSEL  ----------------------------------
// SVD Line: 588

//  <item> SFDITEM_FIELD__COMP1_CSR_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010200) COMP1 negative input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 6) & 0x3), ((COMP1_CSR = (COMP1_CSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_INPSEL  ----------------------------------
// SVD Line: 593

//  <item> SFDITEM_FIELD__COMP1_CSR_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010200) COMP1 positive input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 8) & 0x3), ((COMP1_CSR = (COMP1_CSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_WINMODE  ---------------------------------
// SVD Line: 598

//  <item> SFDITEM_FIELD__COMP1_CSR_WINMODE
//    <name> WINMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010200) COMP1 window mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.11..11> WINMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_POLARITY  ---------------------------------
// SVD Line: 603

//  <item> SFDITEM_FIELD__COMP1_CSR_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010200) COMP1 output polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_PWRMODE  ---------------------------------
// SVD Line: 608

//  <item> SFDITEM_FIELD__COMP1_CSR_PWRMODE
//    <name> PWRMODE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010200) COMP1 power mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.18..18> PWRMODE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: COMP1_CSR_COMP_VCDIV  --------------------------------
// SVD Line: 613

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_VCDIV
//    <name> COMP_VCDIV </name>
//    <rw> 
//    <i> [Bits 25..20] RW (@ 0x40010200) COMP1, COMP2 partial voltage selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 20) & 0x3F), ((COMP1_CSR = (COMP1_CSR & ~(0x3FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: COMP1_CSR_COMP_VCDIV_EN  ------------------------------
// SVD Line: 618

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_VCDIV_EN
//    <name> COMP_VCDIV_EN </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010200) VREFCMP voltage divider enable signal </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.26..26> COMP_VCDIV_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: COMP1_CSR_COMP_VCSEL  --------------------------------
// SVD Line: 623

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_VCSEL
//    <name> COMP_VCSEL </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010200) VREFCMP reference source selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.27..27> COMP_VCSEL
//    </check>
//  </item>
//  


// -------------------------  Field Item: COMP1_CSR_TIM_EXTI_OUT_SEL  -----------------------------
// SVD Line: 628

//  <item> SFDITEM_FIELD__COMP1_CSR_TIM_EXTI_OUT_SEL
//    <name> TIM_EXTI_OUT_SEL </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010200) COMP1 output to TIM/EXTI selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.29..29> TIM_EXTI_OUT_SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_COMP_OUT  ---------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_OUT
//    <name> COMP_OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010200) COMP1 output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP1_CSR  -----------------------------------
// SVD Line: 578

//  <rtree> SFDITEM_REG__COMP1_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010200) COMP control and status register </i>
//    <loc> ( (unsigned int)((COMP1_CSR >> 0) & 0xFFFFFFFF), ((COMP1_CSR = (COMP1_CSR & ~(0x2FF48BC1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2FF48BC1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP1_EN </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_WINMODE </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_PWRMODE </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_VCDIV </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_VCDIV_EN </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_VCSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_TIM_EXTI_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_OUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP1_FR  --------------------------------
// SVD Line: 641

unsigned int COMP1_FR __AT (0x40010204);



// -------------------------------  Field Item: COMP1_FR_FLTEN1  ----------------------------------
// SVD Line: 646

//  <item> SFDITEM_FIELD__COMP1_FR_FLTEN1
//    <name> FLTEN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010204) Comparator 1 digital filter configuration </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_FR ) </loc>
//      <o.0..0> FLTEN1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_FR_FLTCNT1  ----------------------------------
// SVD Line: 651

//  <item> SFDITEM_FIELD__COMP1_FR_FLTCNT1
//    <name> FLTCNT1 </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010204) Comparator 1 sampling filter counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP1_FR >> 16) & 0xFFFF), ((COMP1_FR = (COMP1_FR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP1_FR  ------------------------------------
// SVD Line: 641

//  <rtree> SFDITEM_REG__COMP1_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010204) Comparator Filter register </i>
//    <loc> ( (unsigned int)((COMP1_FR >> 0) & 0xFFFFFFFF), ((COMP1_FR = (COMP1_FR & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP1_FR_FLTEN1 </item>
//    <item> SFDITEM_FIELD__COMP1_FR_FLTCNT1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: COMP1  -------------------------------------
// SVD Line: 562

//  <view> COMP1
//    <name> COMP1 </name>
//    <item> SFDITEM_REG__COMP1_CSR </item>
//    <item> SFDITEM_REG__COMP1_FR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP2_CSR  --------------------------------
// SVD Line: 676

unsigned int COMP2_CSR __AT (0x40010210);



// -----------------------------  Field Item: COMP2_CSR_COMP2_EN  ---------------------------------
// SVD Line: 681

//  <item> SFDITEM_FIELD__COMP2_CSR_COMP2_EN
//    <name> COMP2_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010210) COMP2 enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.0..0> COMP2_EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_INMSEL  ----------------------------------
// SVD Line: 686

//  <item> SFDITEM_FIELD__COMP2_CSR_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010210) COMP2 negative input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP2_CSR >> 6) & 0x3), ((COMP2_CSR = (COMP2_CSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_INPSEL  ----------------------------------
// SVD Line: 691

//  <item> SFDITEM_FIELD__COMP2_CSR_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010210) COMP2 positive input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP2_CSR >> 8) & 0x3), ((COMP2_CSR = (COMP2_CSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: COMP2_CSR_POLARITY  ---------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__COMP2_CSR_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010210) COMP2 output polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_PWRMODE  ---------------------------------
// SVD Line: 701

//  <item> SFDITEM_FIELD__COMP2_CSR_PWRMODE
//    <name> PWRMODE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010210) COMP2 power mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.18..18> PWRMODE
//    </check>
//  </item>
//  


// -------------------------  Field Item: COMP2_CSR_TIM_EXTI_OUT_SEL  -----------------------------
// SVD Line: 706

//  <item> SFDITEM_FIELD__COMP2_CSR_TIM_EXTI_OUT_SEL
//    <name> TIM_EXTI_OUT_SEL </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010210) COMP2 output to TIM/EXTI selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.29..29> TIM_EXTI_OUT_SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP2_CSR_COMP_OUT  ---------------------------------
// SVD Line: 711

//  <item> SFDITEM_FIELD__COMP2_CSR_COMP_OUT
//    <name> COMP_OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010210) COMP2 output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP2_CSR  -----------------------------------
// SVD Line: 676

//  <rtree> SFDITEM_REG__COMP2_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010210) COMP control and status register </i>
//    <loc> ( (unsigned int)((COMP2_CSR >> 0) & 0xFFFFFFFF), ((COMP2_CSR = (COMP2_CSR & ~(0x200483C1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x200483C1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP2_CSR_COMP2_EN </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_PWRMODE </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_TIM_EXTI_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_COMP_OUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP2_FR  --------------------------------
// SVD Line: 719

unsigned int COMP2_FR __AT (0x40010214);



// -------------------------------  Field Item: COMP2_FR_FLTEN2  ----------------------------------
// SVD Line: 724

//  <item> SFDITEM_FIELD__COMP2_FR_FLTEN2
//    <name> FLTEN2 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010214) Comparator 2 digital filtering configuration </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_FR ) </loc>
//      <o.0..0> FLTEN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_FR_FLTCNT2  ----------------------------------
// SVD Line: 729

//  <item> SFDITEM_FIELD__COMP2_FR_FLTCNT2
//    <name> FLTCNT2 </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010214) Comparator 2 sampling filter counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP2_FR >> 16) & 0xFFFF), ((COMP2_FR = (COMP2_FR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP2_FR  ------------------------------------
// SVD Line: 719

//  <rtree> SFDITEM_REG__COMP2_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010214) Comparator Filter register </i>
//    <loc> ( (unsigned int)((COMP2_FR >> 0) & 0xFFFFFFFF), ((COMP2_FR = (COMP2_FR & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP2_FR_FLTEN2 </item>
//    <item> SFDITEM_FIELD__COMP2_FR_FLTCNT2 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: COMP2  -------------------------------------
// SVD Line: 660

//  <view> COMP2
//    <name> COMP2 </name>
//    <item> SFDITEM_REG__COMP2_CSR </item>
//    <item> SFDITEM_REG__COMP2_FR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 748

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 753

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 748

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 760

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 765

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) General-purpose 8-bit data register bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 760

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent Data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 772

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) Reset the CRC module </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 772

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 738

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// --------------------------  Register Item Address: DBGMCU_IDCODE  ------------------------------
// SVD Line: 798

unsigned int DBGMCU_IDCODE __AT (0x40015800);



// ----------------------------  Field Item: DBGMCU_IDCODE_REV_ID  --------------------------------
// SVD Line: 805

//  <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) REV_ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DBGMCU_IDCODE  ---------------------------------
// SVD Line: 798

//  <rtree> SFDITEM_REG__DBGMCU_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) MCU Device ID Code Register </i>
//    <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DBGMCU_CR  --------------------------------
// SVD Line: 812

unsigned int DBGMCU_CR __AT (0x40015804);



// -----------------------------  Field Item: DBGMCU_CR_DBG_SLEEP  --------------------------------
// SVD Line: 818

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP
//    <name> DBG_SLEEP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015804) Debug Sleep Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.0..0> DBG_SLEEP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBGMCU_CR_DBG_STOP  ---------------------------------
// SVD Line: 823

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015804) Debug Stop Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DBGMCU_CR  -----------------------------------
// SVD Line: 812

//  <rtree> SFDITEM_REG__DBGMCU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015804) Debug MCU Configuration Register </i>
//    <loc> ( (unsigned int)((DBGMCU_CR >> 0) & 0xFFFFFFFF), ((DBGMCU_CR = (DBGMCU_CR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB_FZ1  -----------------------------
// SVD Line: 830

unsigned int DBGMCU_APB_FZ1 __AT (0x40015808);



// -------------------------  Field Item: DBGMCU_APB_FZ1_DBG_RTC_STOP  ----------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_RTC_STOP
//    <name> DBG_RTC_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40015808) Debug RTC stopped whenCore is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.10..10> DBG_RTC_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB_FZ1_DBG_IWDG_STOP  ----------------------------
// SVD Line: 841

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40015808) Debug Independent Wachdog stopped whenCore is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.12..12> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB_FZ1  ---------------------------------
// SVD Line: 830

//  <rtree> SFDITEM_REG__DBGMCU_APB_FZ1
//    <name> APB_FZ1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015808) APB Freeze Register1 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB_FZ1 >> 0) & 0xFFFFFFFF), ((DBGMCU_APB_FZ1 = (DBGMCU_APB_FZ1 & ~(0x1400UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1400) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_RTC_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_IWDG_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB_FZ2  -----------------------------
// SVD Line: 848

unsigned int DBGMCU_APB_FZ2 __AT (0x4001580C);



// -----------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIMER1_STOP  ---------------------------
// SVD Line: 854

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER1_STOP
//    <name> DBG_TIMER1_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001580C) Debug Timer 1 stopped when Core ishalted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.11..11> DBG_TIMER1_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIM14_STOP  ---------------------------
// SVD Line: 859

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIM14_STOP
//    <name> DBG_TIM14_STOP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001580C) Debug TIM 14 stopped whenCore is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.15..15> DBG_TIM14_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB_FZ2  ---------------------------------
// SVD Line: 848

//  <rtree> SFDITEM_REG__DBGMCU_APB_FZ2
//    <name> APB_FZ2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001580C) APB Freeze Register2 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB_FZ2 >> 0) & 0xFFFFFFFF), ((DBGMCU_APB_FZ2 = (DBGMCU_APB_FZ2 & ~(0x8800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER1_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIM14_STOP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DBGMCU  ------------------------------------
// SVD Line: 787

//  <view> DBGMCU
//    <name> DBGMCU </name>
//    <item> SFDITEM_REG__DBGMCU_IDCODE </item>
//    <item> SFDITEM_REG__DBGMCU_CR </item>
//    <item> SFDITEM_REG__DBGMCU_APB_FZ1 </item>
//    <item> SFDITEM_REG__DBGMCU_APB_FZ2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 893

unsigned int EXTI_RTSR __AT (0x40021800);



// --------------------------------  Field Item: EXTI_RTSR_RT0  -----------------------------------
// SVD Line: 898

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT0
//    <name> RT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.0..0> RT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT1  -----------------------------------
// SVD Line: 903

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT1
//    <name> RT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.1..1> RT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT2  -----------------------------------
// SVD Line: 908

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT2
//    <name> RT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.2..2> RT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT3  -----------------------------------
// SVD Line: 913

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT3
//    <name> RT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.3..3> RT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT4  -----------------------------------
// SVD Line: 918

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT4
//    <name> RT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.4..4> RT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT5  -----------------------------------
// SVD Line: 923

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT5
//    <name> RT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.5..5> RT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT6  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT6
//    <name> RT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.6..6> RT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT7  -----------------------------------
// SVD Line: 933

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT7
//    <name> RT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.7..7> RT7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT8  -----------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT8
//    <name> RT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.8..8> RT8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT9  -----------------------------------
// SVD Line: 943

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT9
//    <name> RT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.9..9> RT9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT10  -----------------------------------
// SVD Line: 948

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT10
//    <name> RT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.10..10> RT10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT11  -----------------------------------
// SVD Line: 953

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT11
//    <name> RT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.11..11> RT11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT12  -----------------------------------
// SVD Line: 958

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT12
//    <name> RT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.12..12> RT12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT13  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT13
//    <name> RT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.13..13> RT13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT14  -----------------------------------
// SVD Line: 968

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT14
//    <name> RT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.14..14> RT14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT15  -----------------------------------
// SVD Line: 973

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT15
//    <name> RT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.15..15> RT15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT17  -----------------------------------
// SVD Line: 978

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT17
//    <name> RT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.17..17> RT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT18  -----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT18
//    <name> RT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.18..18> RT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 893

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021800) EXTI rising trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x6FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 990

unsigned int EXTI_FTSR __AT (0x40021804);



// --------------------------------  Field Item: EXTI_FTSR_FT0  -----------------------------------
// SVD Line: 995

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT0
//    <name> FT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.0..0> FT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT1  -----------------------------------
// SVD Line: 1000

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT1
//    <name> FT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.1..1> FT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT2  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT2
//    <name> FT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.2..2> FT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT3  -----------------------------------
// SVD Line: 1010

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT3
//    <name> FT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.3..3> FT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT4  -----------------------------------
// SVD Line: 1015

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT4
//    <name> FT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.4..4> FT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT5  -----------------------------------
// SVD Line: 1020

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT5
//    <name> FT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.5..5> FT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT6  -----------------------------------
// SVD Line: 1025

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT6
//    <name> FT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.6..6> FT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT7  -----------------------------------
// SVD Line: 1030

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT7
//    <name> FT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.7..7> FT7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT8  -----------------------------------
// SVD Line: 1035

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT8
//    <name> FT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.8..8> FT8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT9  -----------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT9
//    <name> FT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.9..9> FT9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT10  -----------------------------------
// SVD Line: 1045

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT10
//    <name> FT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.10..10> FT10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT11  -----------------------------------
// SVD Line: 1050

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT11
//    <name> FT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.11..11> FT11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT12  -----------------------------------
// SVD Line: 1055

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT12
//    <name> FT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.12..12> FT12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT13  -----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT13
//    <name> FT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.13..13> FT13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT14  -----------------------------------
// SVD Line: 1065

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT14
//    <name> FT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.14..14> FT14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT15  -----------------------------------
// SVD Line: 1070

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT15
//    <name> FT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.15..15> FT15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT17  -----------------------------------
// SVD Line: 1075

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT17
//    <name> FT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.17..17> FT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT18  -----------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT18
//    <name> FT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.18..18> FT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 990

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021804) EXTI falling trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x6FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 1087

unsigned int EXTI_SWIER __AT (0x40021808);



// -------------------------------  Field Item: EXTI_SWIER_SWI0  ----------------------------------
// SVD Line: 1092

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI0
//    <name> SWI0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.0..0> SWI0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI1  ----------------------------------
// SVD Line: 1097

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI1
//    <name> SWI1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.1..1> SWI1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI2  ----------------------------------
// SVD Line: 1102

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI2
//    <name> SWI2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.2..2> SWI2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI3  ----------------------------------
// SVD Line: 1107

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI3
//    <name> SWI3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.3..3> SWI3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI4  ----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI4
//    <name> SWI4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.4..4> SWI4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI5  ----------------------------------
// SVD Line: 1117

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI5
//    <name> SWI5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.5..5> SWI5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI6  ----------------------------------
// SVD Line: 1122

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI6
//    <name> SWI6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.6..6> SWI6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI7  ----------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI7
//    <name> SWI7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.7..7> SWI7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI8  ----------------------------------
// SVD Line: 1132

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI8
//    <name> SWI8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.8..8> SWI8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI9  ----------------------------------
// SVD Line: 1137

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI9
//    <name> SWI9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.9..9> SWI9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI10  ----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI10
//    <name> SWI10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.10..10> SWI10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI11  ----------------------------------
// SVD Line: 1147

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI11
//    <name> SWI11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.11..11> SWI11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI12  ----------------------------------
// SVD Line: 1152

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI12
//    <name> SWI12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.12..12> SWI12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI13  ----------------------------------
// SVD Line: 1157

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI13
//    <name> SWI13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.13..13> SWI13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI14  ----------------------------------
// SVD Line: 1162

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI14
//    <name> SWI14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.14..14> SWI14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI15  ----------------------------------
// SVD Line: 1167

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI15
//    <name> SWI15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.15..15> SWI15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI17  ----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI17
//    <name> SWI17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.17..17> SWI17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI18  ----------------------------------
// SVD Line: 1177

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI18
//    <name> SWI18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021808) Configurable exti linex enable of soft trigle </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.18..18> SWI18
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 1087

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021808) EXTI software interrupt event register </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x6FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 1184

unsigned int EXTI_PR __AT (0x4002180C);



// ---------------------------------  Field Item: EXTI_PR_PR0  ------------------------------------
// SVD Line: 1189

//  <item> SFDITEM_FIELD__EXTI_PR_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR1  ------------------------------------
// SVD Line: 1194

//  <item> SFDITEM_FIELD__EXTI_PR_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR2  ------------------------------------
// SVD Line: 1199

//  <item> SFDITEM_FIELD__EXTI_PR_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR3  ------------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__EXTI_PR_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR4  ------------------------------------
// SVD Line: 1209

//  <item> SFDITEM_FIELD__EXTI_PR_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR5  ------------------------------------
// SVD Line: 1214

//  <item> SFDITEM_FIELD__EXTI_PR_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR6  ------------------------------------
// SVD Line: 1219

//  <item> SFDITEM_FIELD__EXTI_PR_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR7  ------------------------------------
// SVD Line: 1224

//  <item> SFDITEM_FIELD__EXTI_PR_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR8  ------------------------------------
// SVD Line: 1229

//  <item> SFDITEM_FIELD__EXTI_PR_PR8
//    <name> PR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.8..8> PR8
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR9  ------------------------------------
// SVD Line: 1234

//  <item> SFDITEM_FIELD__EXTI_PR_PR9
//    <name> PR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.9..9> PR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR10  ------------------------------------
// SVD Line: 1239

//  <item> SFDITEM_FIELD__EXTI_PR_PR10
//    <name> PR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.10..10> PR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR11  ------------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__EXTI_PR_PR11
//    <name> PR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.11..11> PR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR12  ------------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__EXTI_PR_PR12
//    <name> PR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.12..12> PR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR13  ------------------------------------
// SVD Line: 1254

//  <item> SFDITEM_FIELD__EXTI_PR_PR13
//    <name> PR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.13..13> PR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR14  ------------------------------------
// SVD Line: 1259

//  <item> SFDITEM_FIELD__EXTI_PR_PR14
//    <name> PR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.14..14> PR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR15  ------------------------------------
// SVD Line: 1264

//  <item> SFDITEM_FIELD__EXTI_PR_PR15
//    <name> PR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.15..15> PR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR17  ------------------------------------
// SVD Line: 1269

//  <item> SFDITEM_FIELD__EXTI_PR_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR18  ------------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__EXTI_PR_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002180C) Pending line of exti </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 1184

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002180C) EXTI pending register </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x6FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR8 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR9 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR10 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR11 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR12 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR13 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR14 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR15 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR18 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR1  ------------------------------
// SVD Line: 1281

unsigned int EXTI_EXTICR1 __AT (0x40021860);



// -----------------------------  Field Item: EXTI_EXTICR1_EXTI0  ---------------------------------
// SVD Line: 1285

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021860) GPIO exti line select </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 0) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI1  ---------------------------------
// SVD Line: 1290

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021860) GPIO exti line select </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 8) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI2  ---------------------------------
// SVD Line: 1295

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021860) GPIO exti line select </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 16) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI3  ---------------------------------
// SVD Line: 1300

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021860) GPIO exti line select </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 24) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR1  ----------------------------------
// SVD Line: 1281

//  <rtree> SFDITEM_REG__EXTI_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021860) EXTICR1 </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR1 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3030303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3030303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR2  ------------------------------
// SVD Line: 1307

unsigned int EXTI_EXTICR2 __AT (0x40021864);



// -----------------------------  Field Item: EXTI_EXTICR2_EXTI4  ---------------------------------
// SVD Line: 1311

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021864) GPIO exti line select </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 0) & 0x3), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI5  ---------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021864) GPIO exti line select </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 8) & 0x3), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR2  ----------------------------------
// SVD Line: 1307

//  <rtree> SFDITEM_REG__EXTI_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021864) EXTICR2 </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR2 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI4 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI5 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 1323

unsigned int EXTI_IMR __AT (0x40021880);



// --------------------------------  Field Item: EXTI_IMR_IM0  ------------------------------------
// SVD Line: 1328

//  <item> SFDITEM_FIELD__EXTI_IMR_IM0
//    <name> IM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.0..0> IM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM1  ------------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__EXTI_IMR_IM1
//    <name> IM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.1..1> IM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM2  ------------------------------------
// SVD Line: 1338

//  <item> SFDITEM_FIELD__EXTI_IMR_IM2
//    <name> IM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.2..2> IM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM3  ------------------------------------
// SVD Line: 1343

//  <item> SFDITEM_FIELD__EXTI_IMR_IM3
//    <name> IM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.3..3> IM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM4  ------------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__EXTI_IMR_IM4
//    <name> IM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.4..4> IM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM5  ------------------------------------
// SVD Line: 1353

//  <item> SFDITEM_FIELD__EXTI_IMR_IM5
//    <name> IM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.5..5> IM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM6  ------------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__EXTI_IMR_IM6
//    <name> IM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.6..6> IM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM7  ------------------------------------
// SVD Line: 1363

//  <item> SFDITEM_FIELD__EXTI_IMR_IM7
//    <name> IM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.7..7> IM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM8  ------------------------------------
// SVD Line: 1368

//  <item> SFDITEM_FIELD__EXTI_IMR_IM8
//    <name> IM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.8..8> IM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM9  ------------------------------------
// SVD Line: 1373

//  <item> SFDITEM_FIELD__EXTI_IMR_IM9
//    <name> IM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.9..9> IM9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM10  -----------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__EXTI_IMR_IM10
//    <name> IM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.10..10> IM10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM11  -----------------------------------
// SVD Line: 1383

//  <item> SFDITEM_FIELD__EXTI_IMR_IM11
//    <name> IM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.11..11> IM11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM12  -----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__EXTI_IMR_IM12
//    <name> IM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.12..12> IM12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM13  -----------------------------------
// SVD Line: 1393

//  <item> SFDITEM_FIELD__EXTI_IMR_IM13
//    <name> IM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.13..13> IM13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM14  -----------------------------------
// SVD Line: 1398

//  <item> SFDITEM_FIELD__EXTI_IMR_IM14
//    <name> IM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.14..14> IM14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM15  -----------------------------------
// SVD Line: 1403

//  <item> SFDITEM_FIELD__EXTI_IMR_IM15
//    <name> IM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.15..15> IM15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM17  -----------------------------------
// SVD Line: 1408

//  <item> SFDITEM_FIELD__EXTI_IMR_IM17
//    <name> IM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.17..17> IM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM18  -----------------------------------
// SVD Line: 1413

//  <item> SFDITEM_FIELD__EXTI_IMR_IM18
//    <name> IM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.18..18> IM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM19  -----------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__EXTI_IMR_IM19
//    <name> IM19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.19..19> IM19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM23  -----------------------------------
// SVD Line: 1423

//  <item> SFDITEM_FIELD__EXTI_IMR_IM23
//    <name> IM23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.23..23> IM23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM28  -----------------------------------
// SVD Line: 1428

//  <item> SFDITEM_FIELD__EXTI_IMR_IM28
//    <name> IM28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021880) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.28..28> IM28
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 1323

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021880) EXTI CPU wakeup with interrupt mask register </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x108EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x108EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM18 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM19 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM23 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM28 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 1435

unsigned int EXTI_EMR __AT (0x40021884);



// --------------------------------  Field Item: EXTI_EMR_EM0  ------------------------------------
// SVD Line: 1440

//  <item> SFDITEM_FIELD__EXTI_EMR_EM0
//    <name> EM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.0..0> EM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM1  ------------------------------------
// SVD Line: 1445

//  <item> SFDITEM_FIELD__EXTI_EMR_EM1
//    <name> EM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.1..1> EM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM2  ------------------------------------
// SVD Line: 1450

//  <item> SFDITEM_FIELD__EXTI_EMR_EM2
//    <name> EM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.2..2> EM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM3  ------------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__EXTI_EMR_EM3
//    <name> EM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.3..3> EM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM4  ------------------------------------
// SVD Line: 1460

//  <item> SFDITEM_FIELD__EXTI_EMR_EM4
//    <name> EM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.4..4> EM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM5  ------------------------------------
// SVD Line: 1465

//  <item> SFDITEM_FIELD__EXTI_EMR_EM5
//    <name> EM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.5..5> EM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM6  ------------------------------------
// SVD Line: 1470

//  <item> SFDITEM_FIELD__EXTI_EMR_EM6
//    <name> EM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.6..6> EM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM7  ------------------------------------
// SVD Line: 1475

//  <item> SFDITEM_FIELD__EXTI_EMR_EM7
//    <name> EM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.7..7> EM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM8  ------------------------------------
// SVD Line: 1480

//  <item> SFDITEM_FIELD__EXTI_EMR_EM8
//    <name> EM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.8..8> EM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM9  ------------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__EXTI_EMR_EM9
//    <name> EM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.9..9> EM9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM10  -----------------------------------
// SVD Line: 1490

//  <item> SFDITEM_FIELD__EXTI_EMR_EM10
//    <name> EM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.10..10> EM10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM11  -----------------------------------
// SVD Line: 1495

//  <item> SFDITEM_FIELD__EXTI_EMR_EM11
//    <name> EM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.11..11> EM11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM12  -----------------------------------
// SVD Line: 1500

//  <item> SFDITEM_FIELD__EXTI_EMR_EM12
//    <name> EM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.12..12> EM12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM13  -----------------------------------
// SVD Line: 1505

//  <item> SFDITEM_FIELD__EXTI_EMR_EM13
//    <name> EM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.13..13> EM13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM14  -----------------------------------
// SVD Line: 1510

//  <item> SFDITEM_FIELD__EXTI_EMR_EM14
//    <name> EM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.14..14> EM14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM15  -----------------------------------
// SVD Line: 1515

//  <item> SFDITEM_FIELD__EXTI_EMR_EM15
//    <name> EM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.15..15> EM15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM17  -----------------------------------
// SVD Line: 1520

//  <item> SFDITEM_FIELD__EXTI_EMR_EM17
//    <name> EM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.17..17> EM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM18  -----------------------------------
// SVD Line: 1525

//  <item> SFDITEM_FIELD__EXTI_EMR_EM18
//    <name> EM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.18..18> EM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM19  -----------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__EXTI_EMR_EM19
//    <name> EM19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.19..19> EM19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM23  -----------------------------------
// SVD Line: 1535

//  <item> SFDITEM_FIELD__EXTI_EMR_EM23
//    <name> EM23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.23..23> EM23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM28  -----------------------------------
// SVD Line: 1540

//  <item> SFDITEM_FIELD__EXTI_EMR_EM28
//    <name> EM28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021884) EXIT Mask enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.28..28> EM28
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 1435

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021884) EXTI CPU wakeup with event mask register </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x108EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x108EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM18 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM19 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM23 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM28 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 868

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//    <item> SFDITEM_REG__EXTI_EXTICR1 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR2 </item>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 1563

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 1567

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40022000) Latency </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_ACR >> 0) & 0x3), ((FLASH_ACR = (FLASH_ACR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 1563

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) ACR </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEY  --------------------------------
// SVD Line: 1574

unsigned int FLASH_KEY __AT (0x40022008);



// --------------------------------  Field Item: FLASH_KEY_KEY  -----------------------------------
// SVD Line: 1578

//  <item> SFDITEM_FIELD__FLASH_KEY_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash CR key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEY >> 0) & 0x0), ((FLASH_KEY = (FLASH_KEY & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_KEY  -----------------------------------
// SVD Line: 1574

//  <rtree> SFDITEM_REG__FLASH_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022008) KEY </i>
//    <loc> ( (unsigned int)((FLASH_KEY >> 0) & 0xFFFFFFFF), ((FLASH_KEY = (FLASH_KEY & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEY_KEY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_OPTKEY  ------------------------------
// SVD Line: 1586

unsigned int FLASH_OPTKEY __AT (0x4002200C);



// -----------------------------  Field Item: FLASH_OPTKEY_OPTKEY  --------------------------------
// SVD Line: 1590

//  <item> SFDITEM_FIELD__FLASH_OPTKEY_OPTKEY
//    <name> OPTKEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Flash Option key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEY >> 0) & 0x0), ((FLASH_OPTKEY = (FLASH_OPTKEY & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEY  ----------------------------------
// SVD Line: 1586

//  <rtree> SFDITEM_REG__FLASH_OPTKEY
//    <name> OPTKEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002200C) OPTKEY </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEY >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEY = (FLASH_OPTKEY & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEY_OPTKEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 1598

unsigned int FLASH_SR __AT (0x40022010);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_WRPERR  ----------------------------------
// SVD Line: 1607

//  <item> SFDITEM_FIELD__FLASH_SR_WRPERR
//    <name> WRPERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Write protection error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_USRLOCK  ----------------------------------
// SVD Line: 1612

//  <item> SFDITEM_FIELD__FLASH_SR_USRLOCK
//    <name> USRLOCK </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40022010) Userdata Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.13..13> USRLOCK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_OPTVERR  ----------------------------------
// SVD Line: 1618

//  <item> SFDITEM_FIELD__FLASH_SR_OPTVERR
//    <name> OPTVERR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022010) Option and trimming bits loading validity error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.15..15> OPTVERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 1623

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40022010) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.16..16> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 1598

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) SR </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x8011UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8011) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_USRLOCK </item>
//    <item> SFDITEM_FIELD__FLASH_SR_OPTVERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 1631

unsigned int FLASH_CR __AT (0x40022014);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 1635

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022014) Page Program </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 1640

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022014) Page Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022014) Mass Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_SER  ------------------------------------
// SVD Line: 1650

//  <item> SFDITEM_FIELD__FLASH_CR_SER
//    <name> SER </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40022014) Sector Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.11..11> SER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTSTRT  ----------------------------------
// SVD Line: 1655

//  <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT
//    <name> OPTSTRT </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022014) Option bytes Programming Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.17..17> OPTSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_PGSTRT  ----------------------------------
// SVD Line: 1660

//  <item> SFDITEM_FIELD__FLASH_CR_PGSTRT
//    <name> PGSTRT </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40022014) Programming Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.19..19> PGSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 1665

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022014) End of operation interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.24..24> EOPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 1670

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40022014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.25..25> ERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_CR_OBL_LAUNCH  --------------------------------
// SVD Line: 1675

//  <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH
//    <name> OBL_LAUNCH </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40022014) Force the option bytes loading </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.27..27> OBL_LAUNCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTLOCK  ----------------------------------
// SVD Line: 1680

//  <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK
//    <name> OPTLOCK </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40022014) Option Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.30..30> OPTLOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 1685

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40022014) Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 1631

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022014) CR </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0xCB0A0807UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCB0A0807) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_SER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PGSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OPTR  -------------------------------
// SVD Line: 1692

unsigned int FLASH_OPTR __AT (0x40022020);



// -------------------------------  Field Item: FLASH_OPTR_RDP  -----------------------------------
// SVD Line: 1696

//  <item> SFDITEM_FIELD__FLASH_OPTR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022020) Read Protection </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 0) & 0xFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_BOR_EN  ---------------------------------
// SVD Line: 1701

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOR_EN
//    <name> BOR_EN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40022020) BOR enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.8..8> BOR_EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_BOR_LEV  ---------------------------------
// SVD Line: 1706

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOR_LEV
//    <name> BOR_LEV </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40022020) BOR Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 9) & 0x7), ((FLASH_OPTR = (FLASH_OPTR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_IWDG_SW  ---------------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_SW
//    <name> IWDG_SW </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022020) IWDG Software Enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.12..12> IWDG_SW
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_NRST_MODE  --------------------------------
// SVD Line: 1716

//  <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE
//    <name> NRST_MODE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022020) Pin n_reset Mode </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.14..14> NRST_MODE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_IWDG_STOP  --------------------------------
// SVD Line: 1721

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STOP
//    <name> IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022020) IWDG Counting enable in Stop Mode </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.15..15> IWDG_STOP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_OPTR  -----------------------------------
// SVD Line: 1692

//  <rtree> SFDITEM_REG__FLASH_OPTR
//    <name> OPTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022020) OPTR </i>
//    <loc> ( (unsigned int)((FLASH_OPTR >> 0) & 0xFFFFFFFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0xDFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTR_RDP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOR_EN </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOR_LEV </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STOP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_SDKR  -------------------------------
// SVD Line: 1728

unsigned int FLASH_SDKR __AT (0x40022024);



// -----------------------------  Field Item: FLASH_SDKR_SDK_STRT  --------------------------------
// SVD Line: 1732

//  <item> SFDITEM_FIELD__FLASH_SDKR_SDK_STRT
//    <name> SDK_STRT </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40022024) SDK Area Start Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SDKR >> 0) & 0xF), ((FLASH_SDKR = (FLASH_SDKR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_SDKR_SDK_END  ---------------------------------
// SVD Line: 1737

//  <item> SFDITEM_FIELD__FLASH_SDKR_SDK_END
//    <name> SDK_END </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40022024) SDK Area End Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SDKR >> 8) & 0xF), ((FLASH_SDKR = (FLASH_SDKR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_SDKR  -----------------------------------
// SVD Line: 1728

//  <rtree> SFDITEM_REG__FLASH_SDKR
//    <name> SDKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022024) SDKR </i>
//    <loc> ( (unsigned int)((FLASH_SDKR >> 0) & 0xFFFFFFFF), ((FLASH_SDKR = (FLASH_SDKR & ~(0xF0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SDKR_SDK_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_SDKR_SDK_END </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_BTCR  -------------------------------
// SVD Line: 1744

unsigned int FLASH_BTCR __AT (0x40022028);



// ----------------------------  Field Item: FLASH_BTCR_BOOT_SIZE  --------------------------------
// SVD Line: 1748

//  <item> SFDITEM_FIELD__FLASH_BTCR_BOOT_SIZE
//    <name> BOOT_SIZE </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022028) Load Flash Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_BTCR >> 0) & 0x7), ((FLASH_BTCR = (FLASH_BTCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_BTCR_SWD_MODE  --------------------------------
// SVD Line: 1753

//  <item> SFDITEM_FIELD__FLASH_BTCR_SWD_MODE
//    <name> SWD_MODE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40022028) SWD Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_BTCR >> 8) & 0x3), ((FLASH_BTCR = (FLASH_BTCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_BTCR_BOOT0  ----------------------------------
// SVD Line: 1758

//  <item> SFDITEM_FIELD__FLASH_BTCR_BOOT0
//    <name> BOOT0 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022028) BOOT0 </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_BTCR ) </loc>
//      <o.14..14> BOOT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_BTCR_NBOOT1  ---------------------------------
// SVD Line: 1763

//  <item> SFDITEM_FIELD__FLASH_BTCR_NBOOT1
//    <name> NBOOT1 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022028) nBOOT1 </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_BTCR ) </loc>
//      <o.15..15> NBOOT1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_BTCR  -----------------------------------
// SVD Line: 1744

//  <rtree> SFDITEM_REG__FLASH_BTCR
//    <name> BTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022028) BTCR </i>
//    <loc> ( (unsigned int)((FLASH_BTCR >> 0) & 0xFFFFFFFF), ((FLASH_BTCR = (FLASH_BTCR & ~(0xC307UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC307) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_BTCR_BOOT_SIZE </item>
//    <item> SFDITEM_FIELD__FLASH_BTCR_SWD_MODE </item>
//    <item> SFDITEM_FIELD__FLASH_BTCR_BOOT0 </item>
//    <item> SFDITEM_FIELD__FLASH_BTCR_NBOOT1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_WRPR  -------------------------------
// SVD Line: 1770

unsigned int FLASH_WRPR __AT (0x4002202C);



// -------------------------------  Field Item: FLASH_WRPR_WRP  -----------------------------------
// SVD Line: 1774

//  <item> SFDITEM_FIELD__FLASH_WRPR_WRP
//    <name> WRP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4002202C) Write Protection Disable </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_WRPR >> 0) & 0xFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_WRPR  -----------------------------------
// SVD Line: 1770

//  <rtree> SFDITEM_REG__FLASH_WRPR
//    <name> WRPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002202C) WRPR </i>
//    <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRPR_WRP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_STCR  -------------------------------
// SVD Line: 1781

unsigned int FLASH_STCR __AT (0x40022090);



// -----------------------------  Field Item: FLASH_STCR_SLEEP_EN  --------------------------------
// SVD Line: 1785

//  <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_EN
//    <name> SLEEP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022090) FLASH Sleep Enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_STCR ) </loc>
//      <o.0..0> SLEEP_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_STCR_SLEEP_TIME  -------------------------------
// SVD Line: 1790

//  <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_TIME
//    <name> SLEEP_TIME </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40022090) FLASH Sleep Time Configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_STCR >> 8) & 0xFF), ((FLASH_STCR = (FLASH_STCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_STCR  -----------------------------------
// SVD Line: 1781

//  <rtree> SFDITEM_REG__FLASH_STCR
//    <name> STCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022090) STCR </i>
//    <loc> ( (unsigned int)((FLASH_STCR >> 0) & 0xFFFFFFFF), ((FLASH_STCR = (FLASH_STCR & ~(0xFF01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_EN </item>
//    <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_TIME </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS0  --------------------------------
// SVD Line: 1797

unsigned int FLASH_TS0 __AT (0x40022100);



// --------------------------------  Field Item: FLASH_TS0_TS0  -----------------------------------
// SVD Line: 1801

//  <item> SFDITEM_FIELD__FLASH_TS0_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022100) TS0 </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS0 >> 0) & 0x1FF), ((FLASH_TS0 = (FLASH_TS0 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS0  -----------------------------------
// SVD Line: 1797

//  <rtree> SFDITEM_REG__FLASH_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022100) TS0 </i>
//    <loc> ( (unsigned int)((FLASH_TS0 >> 0) & 0xFFFFFFFF), ((FLASH_TS0 = (FLASH_TS0 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS0_TS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS1  --------------------------------
// SVD Line: 1808

unsigned int FLASH_TS1 __AT (0x40022104);



// --------------------------------  Field Item: FLASH_TS1_TS1  -----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__FLASH_TS1_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40022104) TS1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS1 >> 0) & 0x3FF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS1  -----------------------------------
// SVD Line: 1808

//  <rtree> SFDITEM_REG__FLASH_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022104) TS1 </i>
//    <loc> ( (unsigned int)((FLASH_TS1 >> 0) & 0xFFFFFFFF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS1_TS1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS2P  -------------------------------
// SVD Line: 1819

unsigned int FLASH_TS2P __AT (0x40022108);



// -------------------------------  Field Item: FLASH_TS2P_TS2P  ----------------------------------
// SVD Line: 1823

//  <item> SFDITEM_FIELD__FLASH_TS2P_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022108) TS2P </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS2P >> 0) & 0x1FF), ((FLASH_TS2P = (FLASH_TS2P & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TS2P  -----------------------------------
// SVD Line: 1819

//  <rtree> SFDITEM_REG__FLASH_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022108) TS2P </i>
//    <loc> ( (unsigned int)((FLASH_TS2P >> 0) & 0xFFFFFFFF), ((FLASH_TS2P = (FLASH_TS2P & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS2P_TS2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TPS3  -------------------------------
// SVD Line: 1830

unsigned int FLASH_TPS3 __AT (0x4002210C);



// -------------------------------  Field Item: FLASH_TPS3_TPS3  ----------------------------------
// SVD Line: 1834

//  <item> SFDITEM_FIELD__FLASH_TPS3_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4002210C) TPS3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TPS3 >> 0) & 0xFFF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TPS3  -----------------------------------
// SVD Line: 1830

//  <rtree> SFDITEM_REG__FLASH_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002210C) TPS3 </i>
//    <loc> ( (unsigned int)((FLASH_TPS3 >> 0) & 0xFFFFFFFF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TPS3_TPS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS3  --------------------------------
// SVD Line: 1841

unsigned int FLASH_TS3 __AT (0x40022110);



// --------------------------------  Field Item: FLASH_TS3_TS3  -----------------------------------
// SVD Line: 1845

//  <item> SFDITEM_FIELD__FLASH_TS3_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022110) TS3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS3 >> 0) & 0x1FF), ((FLASH_TS3 = (FLASH_TS3 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS3  -----------------------------------
// SVD Line: 1841

//  <rtree> SFDITEM_REG__FLASH_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022110) TS3 </i>
//    <loc> ( (unsigned int)((FLASH_TS3 >> 0) & 0xFFFFFFFF), ((FLASH_TS3 = (FLASH_TS3 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS3_TS3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PERTPE  ------------------------------
// SVD Line: 1852

unsigned int FLASH_PERTPE __AT (0x40022114);



// -----------------------------  Field Item: FLASH_PERTPE_PERTPE  --------------------------------
// SVD Line: 1856

//  <item> SFDITEM_FIELD__FLASH_PERTPE_PERTPE
//    <name> PERTPE </name>
//    <rw> 
//    <i> [Bits 17..0] RW (@ 0x40022114) PERTPE </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_PERTPE >> 0) & 0x3FFFF), ((FLASH_PERTPE = (FLASH_PERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PERTPE  ----------------------------------
// SVD Line: 1852

//  <rtree> SFDITEM_REG__FLASH_PERTPE
//    <name> PERTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022114) PERTPE </i>
//    <loc> ( (unsigned int)((FLASH_PERTPE >> 0) & 0xFFFFFFFF), ((FLASH_PERTPE = (FLASH_PERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PERTPE_PERTPE </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_SMERTPE  ------------------------------
// SVD Line: 1863

unsigned int FLASH_SMERTPE __AT (0x40022118);



// ----------------------------  Field Item: FLASH_SMERTPE_SMERTPE  -------------------------------
// SVD Line: 1867

//  <item> SFDITEM_FIELD__FLASH_SMERTPE_SMERTPE
//    <name> SMERTPE </name>
//    <rw> 
//    <i> [Bits 17..0] RW (@ 0x40022118) SMERTPE </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_SMERTPE >> 0) & 0x3FFFF), ((FLASH_SMERTPE = (FLASH_SMERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_SMERTPE  ---------------------------------
// SVD Line: 1863

//  <rtree> SFDITEM_REG__FLASH_SMERTPE
//    <name> SMERTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022118) SMERTPE </i>
//    <loc> ( (unsigned int)((FLASH_SMERTPE >> 0) & 0xFFFFFFFF), ((FLASH_SMERTPE = (FLASH_SMERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SMERTPE_SMERTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRGTPE  ------------------------------
// SVD Line: 1874

unsigned int FLASH_PRGTPE __AT (0x4002211C);



// -----------------------------  Field Item: FLASH_PRGTPE_PRGTPE  --------------------------------
// SVD Line: 1878

//  <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002211C) PRGTPE </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRGTPE >> 0) & 0xFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRGTPE  ----------------------------------
// SVD Line: 1874

//  <rtree> SFDITEM_REG__FLASH_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002211C) PRGTPE </i>
//    <loc> ( (unsigned int)((FLASH_PRGTPE >> 0) & 0xFFFFFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRETPE  ------------------------------
// SVD Line: 1885

unsigned int FLASH_PRETPE __AT (0x40022120);



// -----------------------------  Field Item: FLASH_PRETPE_PRETPE  --------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 13..0] RW (@ 0x40022120) PRETPE </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRETPE >> 0) & 0x3FFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRETPE  ----------------------------------
// SVD Line: 1885

//  <rtree> SFDITEM_REG__FLASH_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022120) PRETPE </i>
//    <loc> ( (unsigned int)((FLASH_PRETPE >> 0) & 0xFFFFFFFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 1549

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEY </item>
//    <item> SFDITEM_REG__FLASH_OPTKEY </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_OPTR </item>
//    <item> SFDITEM_REG__FLASH_SDKR </item>
//    <item> SFDITEM_REG__FLASH_BTCR </item>
//    <item> SFDITEM_REG__FLASH_WRPR </item>
//    <item> SFDITEM_REG__FLASH_STCR </item>
//    <item> SFDITEM_REG__FLASH_TS0 </item>
//    <item> SFDITEM_REG__FLASH_TS1 </item>
//    <item> SFDITEM_REG__FLASH_TS2P </item>
//    <item> SFDITEM_REG__FLASH_TPS3 </item>
//    <item> SFDITEM_REG__FLASH_TS3 </item>
//    <item> SFDITEM_REG__FLASH_PERTPE </item>
//    <item> SFDITEM_REG__FLASH_SMERTPE </item>
//    <item> SFDITEM_REG__FLASH_PRGTPE </item>
//    <item> SFDITEM_REG__FLASH_PRETPE </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 1908

unsigned int GPIOA_MODER __AT (0x50000000);



// ------------------------------  Field Item: GPIOA_MODER_MODE0  ---------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000000) Port x configuration I/O pin 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE1  ---------------------------------
// SVD Line: 1918

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000000) Port x configuration I/O pin 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE2  ---------------------------------
// SVD Line: 1923

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000000) Port x configuration I/O pin 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE3  ---------------------------------
// SVD Line: 1928

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000000) Port x configuration I/O pin 3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE4  ---------------------------------
// SVD Line: 1933

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000000) Port x configuration I/O pin 4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE5  ---------------------------------
// SVD Line: 1938

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000000) Port x configuration I/O pin 5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE6  ---------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000000) Port x configuration I/O pin 6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE7  ---------------------------------
// SVD Line: 1948

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000000) Port x configuration I/O pin 7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE8  ---------------------------------
// SVD Line: 1953

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000000) Port x configuration I/O pin 8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 16) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE9  ---------------------------------
// SVD Line: 1958

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000000) Port x configuration I/O pin 9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 18) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE10  ---------------------------------
// SVD Line: 1963

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000000) Port x configuration I/O pin 10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 20) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE11  ---------------------------------
// SVD Line: 1968

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000000) Port x configuration I/O pin 11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 22) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE12  ---------------------------------
// SVD Line: 1973

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000000) Port x configuration I/O pin 12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 24) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE13  ---------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000000) Port x configuration I/O pin 13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 26) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE14  ---------------------------------
// SVD Line: 1983

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000000) Port x configuration I/O pin 14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 28) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE15  ---------------------------------
// SVD Line: 1988

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000000) Port x configuration I/O pin 15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 30) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 1908

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 1995

unsigned int GPIOA_OTYPER __AT (0x50000004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 2000

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000004) Port x configuration I/O pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 2005

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000004) Port x configuration I/O pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 2010

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000004) Port x configuration I/O pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 2015

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000004) Port x configuration I/O pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 2020

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000004) Port x configuration I/O pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 2025

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000004) Port x configuration I/O pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 2030

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000004) Port x configuration I/O pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 2035

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000004) Port x configuration I/O pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT8  ----------------------------------
// SVD Line: 2040

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000004) Port x configuration I/O pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT9  ----------------------------------
// SVD Line: 2045

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000004) Port x configuration I/O pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT10  ---------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000004) Port x configuration I/O pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT11  ---------------------------------
// SVD Line: 2055

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000004) Port x configuration I/O pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT12  ---------------------------------
// SVD Line: 2060

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000004) Port x configuration I/O pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT13  ---------------------------------
// SVD Line: 2065

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000004) Port x configuration I/O pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT14  ---------------------------------
// SVD Line: 2070

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000004) Port x configuration I/O pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT15  ---------------------------------
// SVD Line: 2075

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000004) Port x configuration I/O pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 1995

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDR  ------------------------------
// SVD Line: 2082

unsigned int GPIOA_OSPEEDR __AT (0x50000008);



// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2087

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000008) Port x configuration I/O pin 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 0) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2092

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000008) Port x configuration I/O pin 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 2) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000008) Port x configuration I/O pin 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 4) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 2102

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000008) Port x configuration I/O pin 3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 6) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 2107

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000008) Port x configuration I/O pin 4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 8) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 2112

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000008) Port x configuration I/O pin 5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 10) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 2117

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000008) Port x configuration I/O pin 6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 12) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 2122

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000008) Port x configuration I/O pin 7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 14) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000008) Port x configuration I/O pin 8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 16) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED9  -------------------------------
// SVD Line: 2132

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED9
//    <name> OSPEED9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000008) Port x configuration I/O pin 9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 18) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED10  -------------------------------
// SVD Line: 2137

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED10
//    <name> OSPEED10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000008) Port x configuration I/O pin 10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 20) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED11  -------------------------------
// SVD Line: 2142

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED11
//    <name> OSPEED11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000008) Port x configuration I/O pin 11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 22) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED12  -------------------------------
// SVD Line: 2147

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED12
//    <name> OSPEED12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000008) Port x configuration I/O pin 12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 24) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED13  -------------------------------
// SVD Line: 2152

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED13
//    <name> OSPEED13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000008) Port x configuration I/O pin 13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 26) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED14  -------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED14
//    <name> OSPEED14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000008) Port x configuration I/O pin 14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 28) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED15  -------------------------------
// SVD Line: 2162

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED15
//    <name> OSPEED15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000008) Port x configuration I/O pin 15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 30) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OSPEEDR  ---------------------------------
// SVD Line: 2082

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000008) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 2169

unsigned int GPIOA_PUPDR __AT (0x5000000C);



// ------------------------------  Field Item: GPIOA_PUPDR_PUPD0  ---------------------------------
// SVD Line: 2174

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000000C) Port x configuration I/O pin 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD1  ---------------------------------
// SVD Line: 2179

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000000C) Port x configuration I/O pin 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD2  ---------------------------------
// SVD Line: 2184

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000000C) Port x configuration I/O pin 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD3  ---------------------------------
// SVD Line: 2189

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000000C) Port x configuration I/O pin 3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD4  ---------------------------------
// SVD Line: 2194

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000000C) Port x configuration I/O pin 4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD5  ---------------------------------
// SVD Line: 2199

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000000C) Port x configuration I/O pin 5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD6  ---------------------------------
// SVD Line: 2204

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000000C) Port x configuration I/O pin 6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD7  ---------------------------------
// SVD Line: 2209

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000000C) Port x configuration I/O pin 7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD8  ---------------------------------
// SVD Line: 2214

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000000C) Port x configuration I/O pin 8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD9  ---------------------------------
// SVD Line: 2219

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD9
//    <name> PUPD9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000000C) Port x configuration I/O pin 9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD10  ---------------------------------
// SVD Line: 2224

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD10
//    <name> PUPD10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000000C) Port x configuration I/O pin 10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD11  ---------------------------------
// SVD Line: 2229

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD11
//    <name> PUPD11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000000C) Port x configuration I/O pin 11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD12  ---------------------------------
// SVD Line: 2234

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD12
//    <name> PUPD12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000000C) Port x configuration I/O pin 12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD13  ---------------------------------
// SVD Line: 2239

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD13
//    <name> PUPD13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000000C) Port x configuration I/O pin 13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD14  ---------------------------------
// SVD Line: 2244

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD14
//    <name> PUPD14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000000C) Port x configuration I/O pin 14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD15  ---------------------------------
// SVD Line: 2249

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD15
//    <name> PUPD15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000000C) Port x configuration I/O pin 15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 2169

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000000C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 2256

unsigned int GPIOA_IDR __AT (0x50000010);



// --------------------------------  Field Item: GPIOA_IDR_ID0  -----------------------------------
// SVD Line: 2261

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000010) Port x input data I/O pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID1  -----------------------------------
// SVD Line: 2267

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000010) Port x input data I/O pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID2  -----------------------------------
// SVD Line: 2273

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000010) Port x input data I/O pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID3  -----------------------------------
// SVD Line: 2279

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000010) Port x input data I/O pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID4  -----------------------------------
// SVD Line: 2285

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000010) Port x input data I/O pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID5  -----------------------------------
// SVD Line: 2291

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000010) Port x input data I/O pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID6  -----------------------------------
// SVD Line: 2297

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000010) Port x input data I/O pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID7  -----------------------------------
// SVD Line: 2303

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000010) Port x input data I/O pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID8  -----------------------------------
// SVD Line: 2309

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000010) Port x input data I/O pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID9  -----------------------------------
// SVD Line: 2315

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID9
//    <name> ID9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000010) Port x input data I/O pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> ID9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID10  -----------------------------------
// SVD Line: 2321

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID10
//    <name> ID10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000010) Port x input data I/O pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> ID10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID11  -----------------------------------
// SVD Line: 2327

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID11
//    <name> ID11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000010) Port x input data I/O pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> ID11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID12  -----------------------------------
// SVD Line: 2333

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID12
//    <name> ID12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000010) Port x input data I/O pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> ID12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID13  -----------------------------------
// SVD Line: 2339

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID13
//    <name> ID13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000010) Port x input data I/O pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> ID13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID14  -----------------------------------
// SVD Line: 2345

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID14
//    <name> ID14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000010) Port x input data I/O pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> ID14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID15  -----------------------------------
// SVD Line: 2351

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID15
//    <name> ID15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000010) Port x input data I/O pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> ID15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 2256

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 2359

unsigned int GPIOA_ODR __AT (0x50000014);



// --------------------------------  Field Item: GPIOA_ODR_OD0  -----------------------------------
// SVD Line: 2364

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000014) Port output data I/O pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD1  -----------------------------------
// SVD Line: 2369

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000014) Port output data I/O pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD2  -----------------------------------
// SVD Line: 2374

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000014) Port output data I/O pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD3  -----------------------------------
// SVD Line: 2379

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000014) Port output data I/O pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD4  -----------------------------------
// SVD Line: 2384

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000014) Port output data I/O pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD5  -----------------------------------
// SVD Line: 2389

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000014) Port output data I/O pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD6  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000014) Port output data I/O pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD7  -----------------------------------
// SVD Line: 2399

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000014) Port output data I/O pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD8  -----------------------------------
// SVD Line: 2404

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000014) Port output data I/O pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD9  -----------------------------------
// SVD Line: 2409

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD9
//    <name> OD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000014) Port output data I/O pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> OD9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD10  -----------------------------------
// SVD Line: 2414

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD10
//    <name> OD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000014) Port output data I/O pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> OD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD11  -----------------------------------
// SVD Line: 2419

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD11
//    <name> OD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000014) Port output data I/O pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> OD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD12  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD12
//    <name> OD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000014) Port output data I/O pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> OD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD13  -----------------------------------
// SVD Line: 2429

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD13
//    <name> OD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000014) Port output data I/O pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> OD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD14  -----------------------------------
// SVD Line: 2434

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD14
//    <name> OD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000014) Port output data I/O pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> OD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD15  -----------------------------------
// SVD Line: 2439

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD15
//    <name> OD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000014) Port output data I/O pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> OD15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 2359

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 2446

unsigned int GPIOA_BSRR __AT (0x50000018);



// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 2451

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000018) Port x set I/O pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 2457

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000018) Port x set I/O pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 2463

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000018) Port x set I/O pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 2469

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000018) Port x set I/O pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 2475

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000018) Port x set I/O pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 2481

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000018) Port x set I/O pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 2487

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000018) Port x set I/O pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 2493

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000018) Port x set I/O pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 2499

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000018) Port x set I/O pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 2505

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000018) Port x set I/O pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 2511

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000018) Port x set I/O pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 2517

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000018) Port x set I/O pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 2523

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000018) Port x set I/O pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 2529

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000018) Port x set I/O pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 2535

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000018) Port x set I/O pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 2541

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000018) Port x set I/O pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 2547

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000018) Port x reset I/O pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000018) Port x reset I/O pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 2559

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000018) Port x reset I/O pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000018) Port x reset I/O pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000018) Port x reset I/O pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 2577

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000018) Port x reset I/O pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 2583

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000018) Port x reset I/O pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000018) Port x reset I/O pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 2595

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000018) Port x reset I/O pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 2601

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50000018) Port x reset I/O pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50000018) Port x reset I/O pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 2613

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50000018) Port x reset I/O pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 2619

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50000018) Port x reset I/O pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 2625

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50000018) Port x reset I/O pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 2631

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50000018) Port x reset I/O pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 2637

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50000018) Port x reset I/O pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 2446

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000018) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 2645

unsigned int GPIOA_LCKR __AT (0x5000001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 2650

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000001C) Port x lock I/O pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 2655

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000001C) Port x lock I/O pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 2660

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000001C) Port x lock I/O pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 2665

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000001C) Port x lock I/O pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 2670

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000001C) Port x lock I/O pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 2675

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000001C) Port x lock I/O pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000001C) Port x lock I/O pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000001C) Port x lock I/O pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 2690

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000001C) Port x lock I/O pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 2695

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000001C) Port x lock I/O pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 2700

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000001C) Port x lock I/O pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 2705

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000001C) Port x lock I/O pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 2710

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000001C) Port x lock I/O pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 2715

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000001C) Port x lock I/O pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 2720

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000001C) Port x lock I/O pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 2725

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000001C) Port x lock I/O pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000001C) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 2645

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000001C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 2737

unsigned int GPIOA_AFRL __AT (0x50000020);



// ------------------------------  Field Item: GPIOA_AFRL_AFSEL0  ---------------------------------
// SVD Line: 2742

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x50000020) Alternate function selection for port x I/O pin 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL1  ---------------------------------
// SVD Line: 2747

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x50000020) Alternate function selection for port x I/O pin 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL2  ---------------------------------
// SVD Line: 2752

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x50000020) Alternate function selection for port x I/O pin 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL3  ---------------------------------
// SVD Line: 2757

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x50000020) Alternate function selection for port x I/O pin 4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL4  ---------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x50000020) Alternate function selection for port x I/O pin 4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL5  ---------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x50000020) Alternate function selection for port x I/O pin 5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL6  ---------------------------------
// SVD Line: 2772

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x50000020) Alternate function selection for port x I/O pin 6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL7  ---------------------------------
// SVD Line: 2777

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x50000020) Alternate function selection for port x I/O pin 7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0x7), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 2737

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000020) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRH  -------------------------------
// SVD Line: 2784

unsigned int GPIOA_AFRH __AT (0x50000024);



// ------------------------------  Field Item: GPIOA_AFRH_AFSEL8  ---------------------------------
// SVD Line: 2789

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x50000024) Alternate function selection for port x I/O pin 8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 0) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFSEL9  ---------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x50000024) Alternate function selection for port x I/O pin 9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 4) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL10  ---------------------------------
// SVD Line: 2799

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x50000024) Alternate function selection for port x I/O pin 10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 8) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL11  ---------------------------------
// SVD Line: 2804

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x50000024) Alternate function selection for port x I/O pin 11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 12) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL12  ---------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x50000024) Alternate function selection for port x I/O pin 12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 16) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL13  ---------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x50000024) Alternate function selection for port x I/O pin 13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 20) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL14  ---------------------------------
// SVD Line: 2819

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x50000024) Alternate function selection for port x I/O pin 14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 24) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL15  ---------------------------------
// SVD Line: 2824

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x50000024) Alternate function selection for port x I/O pin 15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 28) & 0x7), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRH  -----------------------------------
// SVD Line: 2784

//  <rtree> SFDITEM_REG__GPIOA_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000024) GPIO alternate function high register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRH >> 0) & 0xFFFFFFFF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 2831

unsigned int GPIOA_BRR __AT (0x50000028);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 2836

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000028) Port x reset IO pin 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 2841

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000028) Port x reset IO pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000028) Port x reset IO pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 2851

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000028) Port x reset IO pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000028) Port x reset IO pin 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 2861

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000028) Port x reset IO pin 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000028) Port x reset IO pin 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 2871

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000028) Port x reset IO pin 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 2876

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000028) Port x reset IO pin 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 2881

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000028) Port x reset IO pin 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000028) Port x reset IO pin 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 2891

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000028) Port x reset IO pin 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 2896

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000028) Port x reset IO pin 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 2901

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000028) Port x reset IO pin 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 2906

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000028) Port x reset IO pin 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 2911

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000028) Port x reset IO pin 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 2831

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000028) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 1898

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_AFRH </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 2930

unsigned int GPIOB_MODER __AT (0x50000400);



// ------------------------------  Field Item: GPIOB_MODER_MODE0  ---------------------------------
// SVD Line: 2935

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE1  ---------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE2  ---------------------------------
// SVD Line: 2945

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE3  ---------------------------------
// SVD Line: 2950

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 2930

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 2957

unsigned int GPIOB_OTYPER __AT (0x50000404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 2962

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 2967

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 2972

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 2977

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 2957

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDR  ------------------------------
// SVD Line: 2984

unsigned int GPIOB_OSPEEDR __AT (0x50000408);



// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2989

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 0) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 2) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 4) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 3004

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 6) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OSPEEDR  ---------------------------------
// SVD Line: 2984

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 3011

unsigned int GPIOB_PUPDR __AT (0x5000040C);



// ------------------------------  Field Item: GPIOB_PUPDR_PUPD0  ---------------------------------
// SVD Line: 3016

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD1  ---------------------------------
// SVD Line: 3021

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD2  ---------------------------------
// SVD Line: 3026

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD3  ---------------------------------
// SVD Line: 3031

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 3011

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000040C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 3038

unsigned int GPIOB_IDR __AT (0x50000410);



// --------------------------------  Field Item: GPIOB_IDR_ID0  -----------------------------------
// SVD Line: 3043

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID1  -----------------------------------
// SVD Line: 3049

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID2  -----------------------------------
// SVD Line: 3055

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID3  -----------------------------------
// SVD Line: 3061

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 3038

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 3069

unsigned int GPIOB_ODR __AT (0x50000414);



// --------------------------------  Field Item: GPIOB_ODR_OD0  -----------------------------------
// SVD Line: 3074

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD1  -----------------------------------
// SVD Line: 3079

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD2  -----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD3  -----------------------------------
// SVD Line: 3089

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 3069

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 3096

unsigned int GPIOB_BSRR __AT (0x50000418);



// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 3101

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 3111

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 3116

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 3121

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 3131

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 3096

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xF000FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF000F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 3143

unsigned int GPIOB_LCKR __AT (0x5000041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 3153

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 3158

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 3163

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 3143

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000041C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1000FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1000F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 3175

unsigned int GPIOB_AFRL __AT (0x50000420);



// ------------------------------  Field Item: GPIOB_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3185

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3195

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 3175

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 3202

unsigned int GPIOB_BRR __AT (0x50000428);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 3207

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 3217

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 3202

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 2920

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOF_MODER  -------------------------------
// SVD Line: 3240

unsigned int GPIOF_MODER __AT (0x50001400);



// ------------------------------  Field Item: GPIOF_MODER_MODE0  ---------------------------------
// SVD Line: 3244

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 0) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE1  ---------------------------------
// SVD Line: 3249

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 2) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE2  ---------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 4) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE3  ---------------------------------
// SVD Line: 3259

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 6) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE4  ---------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 8) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE5  ---------------------------------
// SVD Line: 3269

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 10) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_MODER  ----------------------------------
// SVD Line: 3240

//  <rtree> SFDITEM_REG__GPIOF_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001400) MODER </i>
//    <loc> ( (unsigned int)((GPIOF_MODER >> 0) & 0xFFFFFFFF), ((GPIOF_MODER = (GPIOF_MODER & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE5 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_OTYPER  ------------------------------
// SVD Line: 3276

unsigned int GPIOF_OTYPER __AT (0x50001404);



// ------------------------------  Field Item: GPIOF_OTYPER_OT0  ----------------------------------
// SVD Line: 3281

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT1  ----------------------------------
// SVD Line: 3286

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT2  ----------------------------------
// SVD Line: 3291

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT3  ----------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT4  ----------------------------------
// SVD Line: 3301

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT5  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OTYPER  ----------------------------------
// SVD Line: 3276

//  <rtree> SFDITEM_REG__GPIOF_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOF_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOF_OTYPER = (GPIOF_OTYPER & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOF_OSPEEDR  ------------------------------
// SVD Line: 3313

unsigned int GPIOF_OSPEEDR __AT (0x50001408);



// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 3318

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 0) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 3323

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 2) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 3328

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 4) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 3333

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 6) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 3338

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 8) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 3343

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 10) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OSPEEDR  ---------------------------------
// SVD Line: 3313

//  <rtree> SFDITEM_REG__GPIOF_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOF_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED5 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PUPDR  -------------------------------
// SVD Line: 3350

unsigned int GPIOF_PUPDR __AT (0x5000140C);



// ------------------------------  Field Item: GPIOF_PUPDR_PUPD0  ---------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 0) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD1  ---------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 2) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD2  ---------------------------------
// SVD Line: 3365

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 4) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD3  ---------------------------------
// SVD Line: 3370

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 6) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD4  ---------------------------------
// SVD Line: 3375

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 8) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD5  ---------------------------------
// SVD Line: 3380

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 10) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_PUPDR  ----------------------------------
// SVD Line: 3350

//  <rtree> SFDITEM_REG__GPIOF_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000140C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOF_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_IDR  --------------------------------
// SVD Line: 3387

unsigned int GPIOF_IDR __AT (0x50001410);



// --------------------------------  Field Item: GPIOF_IDR_ID0  -----------------------------------
// SVD Line: 3392

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID1  -----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID2  -----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID3  -----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID4  -----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID5  -----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_IDR  -----------------------------------
// SVD Line: 3387

//  <rtree> SFDITEM_REG__GPIOF_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOF_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_ODR  --------------------------------
// SVD Line: 3430

unsigned int GPIOF_ODR __AT (0x50001414);



// --------------------------------  Field Item: GPIOF_ODR_OD0  -----------------------------------
// SVD Line: 3435

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD1  -----------------------------------
// SVD Line: 3440

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD2  -----------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD3  -----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD4  -----------------------------------
// SVD Line: 3455

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD5  -----------------------------------
// SVD Line: 3460

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_ODR  -----------------------------------
// SVD Line: 3430

//  <rtree> SFDITEM_REG__GPIOF_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOF_ODR >> 0) & 0xFFFFFFFF), ((GPIOF_ODR = (GPIOF_ODR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BSRR  -------------------------------
// SVD Line: 3467

unsigned int GPIOF_BSRR __AT (0x50001418);



// -------------------------------  Field Item: GPIOF_BSRR_BS0  -----------------------------------
// SVD Line: 3472

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS0
//    <name> BS0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS1  -----------------------------------
// SVD Line: 3477

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS1
//    <name> BS1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS2  -----------------------------------
// SVD Line: 3482

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS2
//    <name> BS2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS3  -----------------------------------
// SVD Line: 3487

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS3
//    <name> BS3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS4  -----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS4
//    <name> BS4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS5  -----------------------------------
// SVD Line: 3497

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS5
//    <name> BS5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR0  -----------------------------------
// SVD Line: 3502

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR1  -----------------------------------
// SVD Line: 3507

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR2  -----------------------------------
// SVD Line: 3512

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR3  -----------------------------------
// SVD Line: 3517

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR4  -----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR5  -----------------------------------
// SVD Line: 3527

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_BSRR  -----------------------------------
// SVD Line: 3467

//  <rtree> SFDITEM_REG__GPIOF_BSRR
//    <name> BSRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BSRR >> 0) & 0xFFFFFFFF), ((GPIOF_BSRR = (GPIOF_BSRR & ~(0x3F003FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F003F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LCKR  -------------------------------
// SVD Line: 3534

unsigned int GPIOF_LCKR __AT (0x5000141C);



// -------------------------------  Field Item: GPIOF_LCKR_LCK0  ----------------------------------
// SVD Line: 3539

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK1  ----------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK2  ----------------------------------
// SVD Line: 3549

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK3  ----------------------------------
// SVD Line: 3554

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK4  ----------------------------------
// SVD Line: 3559

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK5  ----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCKK  ----------------------------------
// SVD Line: 3569

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LCKR  -----------------------------------
// SVD Line: 3534

//  <rtree> SFDITEM_REG__GPIOF_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000141C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOF_LCKR >> 0) & 0xFFFFFFFF), ((GPIOF_LCKR = (GPIOF_LCKR & ~(0x1003FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1003F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRL  -------------------------------
// SVD Line: 3576

unsigned int GPIOF_AFRL __AT (0x50001420);



// ------------------------------  Field Item: GPIOF_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3581

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 0) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 4) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3591

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 8) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3596

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 12) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 16) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3606

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 20) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRL  -----------------------------------
// SVD Line: 3576

//  <rtree> SFDITEM_REG__GPIOF_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOF_AFRL >> 0) & 0xFFFFFFFF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BRR  --------------------------------
// SVD Line: 3613

unsigned int GPIOF_BRR __AT (0x50001428);



// --------------------------------  Field Item: GPIOF_BRR_BR0  -----------------------------------
// SVD Line: 3618

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR1  -----------------------------------
// SVD Line: 3623

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR2  -----------------------------------
// SVD Line: 3628

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR3  -----------------------------------
// SVD Line: 3633

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR4  -----------------------------------
// SVD Line: 3638

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR5  -----------------------------------
// SVD Line: 3643

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_BRR  -----------------------------------
// SVD Line: 3613

//  <rtree> SFDITEM_REG__GPIOF_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BRR >> 0) & 0xFFFFFFFF), ((GPIOF_BRR = (GPIOF_BRR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR5 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 3231

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_MODER </item>
//    <item> SFDITEM_REG__GPIOF_OTYPER </item>
//    <item> SFDITEM_REG__GPIOF_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOF_PUPDR </item>
//    <item> SFDITEM_REG__GPIOF_IDR </item>
//    <item> SFDITEM_REG__GPIOF_ODR </item>
//    <item> SFDITEM_REG__GPIOF_BSRR </item>
//    <item> SFDITEM_REG__GPIOF_LCKR </item>
//    <item> SFDITEM_REG__GPIOF_AFRL </item>
//    <item> SFDITEM_REG__GPIOF_BRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C_CR1  ---------------------------------
// SVD Line: 3667

unsigned short I2C_CR1 __AT (0x40005400);



// ---------------------------------  Field Item: I2C_CR1_PE  -------------------------------------
// SVD Line: 3673

//  <item> SFDITEM_FIELD__I2C_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_WUPEN  -----------------------------------
// SVD Line: 3678

//  <item> SFDITEM_FIELD__I2C_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) Wakeup from Stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.2..2> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_ENGC  ------------------------------------
// SVD Line: 3683

//  <item> SFDITEM_FIELD__I2C_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 3688

//  <item> SFDITEM_FIELD__I2C_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_START  -----------------------------------
// SVD Line: 3693

//  <item> SFDITEM_FIELD__I2C_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_STOP  ------------------------------------
// SVD Line: 3698

//  <item> SFDITEM_FIELD__I2C_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_ACK  ------------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__I2C_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_POS  ------------------------------------
// SVD Line: 3708

//  <item> SFDITEM_FIELD__I2C_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge(for data reception) </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_SWRST  -----------------------------------
// SVD Line: 3713

//  <item> SFDITEM_FIELD__I2C_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned short) I2C_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CR1  ------------------------------------
// SVD Line: 3667

//  <rtree> SFDITEM_REG__I2C_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned short)((I2C_CR1 >> 0) & 0xFFFF), ((I2C_CR1 = (I2C_CR1 & ~(0x8FC5UL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x8FC5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C_CR1_SWRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_CR2  ---------------------------------
// SVD Line: 3720

unsigned int I2C_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C_CR2_FREQ  ------------------------------------
// SVD Line: 3725

//  <item> SFDITEM_FIELD__I2C_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_CR2 >> 0) & 0x7F), ((I2C_CR2 = (I2C_CR2 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITERREN  ----------------------------------
// SVD Line: 3730

//  <item> SFDITEM_FIELD__I2C_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITEVTEN  ----------------------------------
// SVD Line: 3735

//  <item> SFDITEM_FIELD__I2C_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005404) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITBUFEN  ----------------------------------
// SVD Line: 3740

//  <item> SFDITEM_FIELD__I2C_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CR2  ------------------------------------
// SVD Line: 3720

//  <rtree> SFDITEM_REG__I2C_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C_CR2 >> 0) & 0xFFFFFFFF), ((I2C_CR2 = (I2C_CR2 & ~(0x77FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CR2_FREQ </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITBUFEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_OAR1  --------------------------------
// SVD Line: 3747

unsigned int I2C_OAR1 __AT (0x40005408);



// --------------------------------  Field Item: I2C_OAR1_ADD  ------------------------------------
// SVD Line: 3752

//  <item> SFDITEM_FIELD__I2C_OAR1_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_OAR1 >> 1) & 0x7F), ((I2C_OAR1 = (I2C_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C_OAR1  ------------------------------------
// SVD Line: 3747

//  <rtree> SFDITEM_REG__I2C_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C_OAR1 >> 0) & 0xFFFFFFFF), ((I2C_OAR1 = (I2C_OAR1 & ~(0xFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_OAR1_ADD </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: I2C_DR  ---------------------------------
// SVD Line: 3759

unsigned int I2C_DR __AT (0x40005410);



// ----------------------------------  Field Item: I2C_DR_DR  -------------------------------------
// SVD Line: 3764

//  <item> SFDITEM_FIELD__I2C_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_DR >> 0) & 0xFF), ((I2C_DR = (I2C_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_DR  -------------------------------------
// SVD Line: 3759

//  <rtree> SFDITEM_REG__I2C_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Data register </i>
//    <loc> ( (unsigned int)((I2C_DR >> 0) & 0xFFFFFFFF), ((I2C_DR = (I2C_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_SR1  ---------------------------------
// SVD Line: 3771

unsigned int I2C_SR1 __AT (0x40005414);



// ---------------------------------  Field Item: I2C_SR1_SB  -------------------------------------
// SVD Line: 3776

//  <item> SFDITEM_FIELD__I2C_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_ADDR  ------------------------------------
// SVD Line: 3782

//  <item> SFDITEM_FIELD__I2C_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_BTF  ------------------------------------
// SVD Line: 3788

//  <item> SFDITEM_FIELD__I2C_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_STOPF  -----------------------------------
// SVD Line: 3794

//  <item> SFDITEM_FIELD__I2C_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_RXNE  ------------------------------------
// SVD Line: 3800

//  <item> SFDITEM_FIELD__I2C_SR1_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.6..6> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_TXE  ------------------------------------
// SVD Line: 3806

//  <item> SFDITEM_FIELD__I2C_SR1_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_BERR  ------------------------------------
// SVD Line: 3812

//  <item> SFDITEM_FIELD__I2C_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_ARLO  ------------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__I2C_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_AF  -------------------------------------
// SVD Line: 3822

//  <item> SFDITEM_FIELD__I2C_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_OVR  ------------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__I2C_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_SR1_TIMEOUT  ----------------------------------
// SVD Line: 3832

//  <item> SFDITEM_FIELD__I2C_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005414) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_SR1  ------------------------------------
// SVD Line: 3771

//  <rtree> SFDITEM_REG__I2C_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C_SR1 >> 0) & 0xFFFFFFFF), ((I2C_SR1 = (I2C_SR1 & ~(0x4F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_SR1_SB </item>
//    <item> SFDITEM_FIELD__I2C_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_RXNE </item>
//    <item> SFDITEM_FIELD__I2C_SR1_TXE </item>
//    <item> SFDITEM_FIELD__I2C_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_TIMEOUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_SR2  ---------------------------------
// SVD Line: 3839

unsigned int I2C_SR2 __AT (0x40005418);



// ---------------------------------  Field Item: I2C_SR2_MSL  ------------------------------------
// SVD Line: 3844

//  <item> SFDITEM_FIELD__I2C_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR2_BUSY  ------------------------------------
// SVD Line: 3850

//  <item> SFDITEM_FIELD__I2C_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR2_TRA  ------------------------------------
// SVD Line: 3856

//  <item> SFDITEM_FIELD__I2C_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_SR2_GENCALL  ----------------------------------
// SVD Line: 3862

//  <item> SFDITEM_FIELD__I2C_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_SR2  ------------------------------------
// SVD Line: 3839

//  <rtree> SFDITEM_REG__I2C_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005418) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C_SR2_MSL </item>
//    <item> SFDITEM_FIELD__I2C_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C_SR2_GENCALL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_CCR  ---------------------------------
// SVD Line: 3870

unsigned int I2C_CCR __AT (0x4000541C);



// ---------------------------------  Field Item: I2C_CCR_CCR  ------------------------------------
// SVD Line: 3875

//  <item> SFDITEM_FIELD__I2C_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fm/Sm mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C_CCR >> 0) & 0xFFF), ((I2C_CCR = (I2C_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CCR_FP  -------------------------------------
// SVD Line: 3880

//  <item> SFDITEM_FIELD__I2C_CCR_FP
//    <name> FP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.13..13> FP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CCR_DUTY  ------------------------------------
// SVD Line: 3885

//  <item> SFDITEM_FIELD__I2C_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fm mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CCR_FS  -------------------------------------
// SVD Line: 3890

//  <item> SFDITEM_FIELD__I2C_CCR_FS
//    <name> FS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.15..15> FS
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CCR  ------------------------------------
// SVD Line: 3870

//  <rtree> SFDITEM_REG__I2C_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C_CCR >> 0) & 0xFFFFFFFF), ((I2C_CCR = (I2C_CCR & ~(0xEFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xEFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CCR_CCR </item>
//    <item> SFDITEM_FIELD__I2C_CCR_FP </item>
//    <item> SFDITEM_FIELD__I2C_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C_CCR_FS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C_TRISE  --------------------------------
// SVD Line: 3897

unsigned int I2C_TRISE __AT (0x40005420);



// -------------------------------  Field Item: I2C_TRISE_TRISE  ----------------------------------
// SVD Line: 3902

//  <item> SFDITEM_FIELD__I2C_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40005420) Maximum rise time in Fm+/Fm/Sm mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_TRISE >> 0) & 0x7F), ((I2C_TRISE = (I2C_TRISE & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C_TRISE_TDATAHOLD  --------------------------------
// SVD Line: 3907

//  <item> SFDITEM_FIELD__I2C_TRISE_TDATAHOLD
//    <name> TDATAHOLD </name>
//    <rw> 
//    <i> [Bits 11..7] RW (@ 0x40005420) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_TRISE >> 7) & 0x1F), ((I2C_TRISE = (I2C_TRISE & ~(0x1FUL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: I2C_TRISE_TDATAHOLD_SEL  ------------------------------
// SVD Line: 3912

//  <item> SFDITEM_FIELD__I2C_TRISE_TDATAHOLD_SEL
//    <name> TDATAHOLD_SEL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005420) Data hold time select </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_TRISE ) </loc>
//      <o.12..12> TDATAHOLD_SEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C_TRISE  -----------------------------------
// SVD Line: 3897

//  <rtree> SFDITEM_REG__I2C_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE register </i>
//    <loc> ( (unsigned int)((I2C_TRISE >> 0) & 0xFFFFFFFF), ((I2C_TRISE = (I2C_TRISE & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_TRISE_TRISE </item>
//    <item> SFDITEM_FIELD__I2C_TRISE_TDATAHOLD </item>
//    <item> SFDITEM_FIELD__I2C_TRISE_TDATAHOLD_SEL </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: I2C_WT  ---------------------------------
// SVD Line: 3919

unsigned int I2C_WT __AT (0x40005424);



// ---------------------------------  Field Item: I2C_WT_DIV  -------------------------------------
// SVD Line: 3924

//  <item> SFDITEM_FIELD__I2C_WT_DIV
//    <name> DIV </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40005424) PCLK division </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_WT >> 0) & 0x3), ((I2C_WT = (I2C_WT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: I2C_WT_CNT  -------------------------------------
// SVD Line: 3929

//  <item> SFDITEM_FIELD__I2C_WT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40005424) Timeout count number </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_WT >> 2) & 0x3), ((I2C_WT = (I2C_WT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_WT  -------------------------------------
// SVD Line: 3919

//  <rtree> SFDITEM_REG__I2C_WT
//    <name> WT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005424) Wakeup Time register </i>
//    <loc> ( (unsigned int)((I2C_WT >> 0) & 0xFFFFFFFF), ((I2C_WT = (I2C_WT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_WT_DIV </item>
//    <item> SFDITEM_FIELD__I2C_WT_CNT </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C  --------------------------------------
// SVD Line: 3652

//  <view> I2C
//    <name> I2C </name>
//    <item> SFDITEM_REG__I2C_CR1 </item>
//    <item> SFDITEM_REG__I2C_CR2 </item>
//    <item> SFDITEM_REG__I2C_OAR1 </item>
//    <item> SFDITEM_REG__I2C_DR </item>
//    <item> SFDITEM_REG__I2C_SR1 </item>
//    <item> SFDITEM_REG__I2C_SR2 </item>
//    <item> SFDITEM_REG__I2C_CCR </item>
//    <item> SFDITEM_REG__I2C_TRISE </item>
//    <item> SFDITEM_REG__I2C_WT </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 3948

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 3953

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 3948

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Key register (IWDG_KR) </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 3961

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 3966

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 3961

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register (IWDG_PR) </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 3973

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 3978

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 3973

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register (IWDG_RLR) </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 3985

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 3990

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 3996

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 3985

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000300C) Status register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 3938

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPTIM1_ISR  -------------------------------
// SVD Line: 4022

unsigned int LPTIM1_ISR __AT (0x40007C00);



// -------------------------------  Field Item: LPTIM1_ISR_ARRM  ----------------------------------
// SVD Line: 4029

//  <item> SFDITEM_FIELD__LPTIM1_ISR_ARRM
//    <name> ARRM </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007C00) Autoreload match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.1..1> ARRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_ISR_ARROK  ----------------------------------
// SVD Line: 4034

//  <item> SFDITEM_FIELD__LPTIM1_ISR_ARROK
//    <name> ARROK </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007C00) Autoreload match update OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.4..4> ARROK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ISR  -----------------------------------
// SVD Line: 4022

//  <rtree> SFDITEM_REG__LPTIM1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C00) Interrupt and Status Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_ARRM </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_ARROK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_ICR  -------------------------------
// SVD Line: 4041

unsigned int LPTIM1_ICR __AT (0x40007C04);



// ------------------------------  Field Item: LPTIM1_ICR_ARRMCF  ---------------------------------
// SVD Line: 4048

//  <item> SFDITEM_FIELD__LPTIM1_ICR_ARRMCF
//    <name> ARRMCF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007C04) Autoreload match Clear Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.1..1> ARRMCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_ICR_ARROKCF  ---------------------------------
// SVD Line: 4053

//  <item> SFDITEM_FIELD__LPTIM1_ICR_ARROKCF
//    <name> ARROKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40007C04) Autoreload match update OK Clear Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.4..4> ARROKCF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ICR  -----------------------------------
// SVD Line: 4041

//  <rtree> SFDITEM_REG__LPTIM1_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007C04) Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ICR >> 0) & 0xFFFFFFFF), ((LPTIM1_ICR = (LPTIM1_ICR & ~(0x12UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_ARRMCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_ARROKCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_IER  -------------------------------
// SVD Line: 4060

unsigned int LPTIM1_IER __AT (0x40007C08);



// ------------------------------  Field Item: LPTIM1_IER_ARRMIE  ---------------------------------
// SVD Line: 4066

//  <item> SFDITEM_FIELD__LPTIM1_IER_ARRMIE
//    <name> ARRMIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C08) Autoreload matchInterrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.1..1> ARRMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_IER_ARROKIE  ---------------------------------
// SVD Line: 4071

//  <item> SFDITEM_FIELD__LPTIM1_IER_ARROKIE
//    <name> ARROKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C08) Autoreload match update OK Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.4..4> ARROKIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_IER  -----------------------------------
// SVD Line: 4060

//  <rtree> SFDITEM_REG__LPTIM1_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C08) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPTIM1_IER >> 0) & 0xFFFFFFFF), ((LPTIM1_IER = (LPTIM1_IER & ~(0x12UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_IER_ARRMIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_ARROKIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM1_CFGR  -------------------------------
// SVD Line: 4078

unsigned int LPTIM1_CFGR __AT (0x40007C0C);



// ------------------------------  Field Item: LPTIM1_CFGR_PRESC  ---------------------------------
// SVD Line: 4084

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007C0C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 9) & 0x7), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_PRELOAD  --------------------------------
// SVD Line: 4089

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_PRELOAD
//    <name> PRELOAD </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C0C) Registers update mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.22..22> PRELOAD
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CFGR  ----------------------------------
// SVD Line: 4078

//  <rtree> SFDITEM_REG__LPTIM1_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) Configuration Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CFGR >> 0) & 0xFFFFFFFF), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x400E00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x400E00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_PRESC </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_PRELOAD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CR  --------------------------------
// SVD Line: 4096

unsigned int LPTIM1_CR __AT (0x40007C10);



// ------------------------------  Field Item: LPTIM1_CR_ENABLE  ----------------------------------
// SVD Line: 4102

//  <item> SFDITEM_FIELD__LPTIM1_CR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C10) LPTIM Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_SNGSTRT  ---------------------------------
// SVD Line: 4107

//  <item> SFDITEM_FIELD__LPTIM1_CR_SNGSTRT
//    <name> SNGSTRT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C10) LPTIM start in single mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.1..1> SNGSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_CNTSTRT  ---------------------------------
// SVD Line: 4112

//  <item> SFDITEM_FIELD__LPTIM1_CR_CNTSTRT
//    <name> CNTSTRT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C10) CNTSTRT </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.2..2> CNTSTRT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CR_COUNTRST  ---------------------------------
// SVD Line: 4117

//  <item> SFDITEM_FIELD__LPTIM1_CR_COUNTRST
//    <name> COUNTRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C10) Reset counter </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.3..3> COUNTRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_RSTARE  ----------------------------------
// SVD Line: 4122

//  <item> SFDITEM_FIELD__LPTIM1_CR_RSTARE
//    <name> RSTARE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C10) Reset after read enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.4..4> RSTARE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM1_CR  -----------------------------------
// SVD Line: 4096

//  <rtree> SFDITEM_REG__LPTIM1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C10) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CR >> 0) & 0xFFFFFFFF), ((LPTIM1_CR = (LPTIM1_CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CR_ENABLE </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_SNGSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_CNTSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_COUNTRST </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_RSTARE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_ARR  -------------------------------
// SVD Line: 4129

unsigned int LPTIM1_ARR __AT (0x40007C18);



// -------------------------------  Field Item: LPTIM1_ARR_ARR  -----------------------------------
// SVD Line: 4136

//  <item> SFDITEM_FIELD__LPTIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C18) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_ARR >> 0) & 0xFFFF), ((LPTIM1_ARR = (LPTIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ARR  -----------------------------------
// SVD Line: 4129

//  <rtree> SFDITEM_REG__LPTIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C18) Autoreload Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ARR >> 0) & 0xFFFFFFFF), ((LPTIM1_ARR = (LPTIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CNT  -------------------------------
// SVD Line: 4143

unsigned int LPTIM1_CNT __AT (0x40007C1C);



// -------------------------------  Field Item: LPTIM1_CNT_CNT  -----------------------------------
// SVD Line: 4150

//  <item> SFDITEM_FIELD__LPTIM1_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40007C1C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_CNT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CNT  -----------------------------------
// SVD Line: 4143

//  <rtree> SFDITEM_REG__LPTIM1_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C1C) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CNT_CNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM1  ------------------------------------
// SVD Line: 4006

//  <view> LPTIM1
//    <name> LPTIM1 </name>
//    <item> SFDITEM_REG__LPTIM1_ISR </item>
//    <item> SFDITEM_REG__LPTIM1_ICR </item>
//    <item> SFDITEM_REG__LPTIM1_IER </item>
//    <item> SFDITEM_REG__LPTIM1_CFGR </item>
//    <item> SFDITEM_REG__LPTIM1_CR </item>
//    <item> SFDITEM_REG__LPTIM1_ARR </item>
//    <item> SFDITEM_REG__LPTIM1_CNT </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 4169

unsigned int PWR_CR1 __AT (0x40007000);



// ---------------------------------  Field Item: PWR_CR1_DBP  ------------------------------------
// SVD Line: 4174

//  <item> SFDITEM_FIELD__PWR_CR1_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) dbg mode protect enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_FLS_SLPTIME  --------------------------------
// SVD Line: 4179

//  <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME
//    <name> FLS_SLPTIME </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40007000) flash sleep time control </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 12) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_LPR  ------------------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__PWR_CR1_LPR
//    <name> LPR </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40007000) pmu mode control </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 14) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: PWR_CR1_SRAM_RETV_CTRL  -------------------------------
// SVD Line: 4189

//  <item> SFDITEM_FIELD__PWR_CR1_SRAM_RETV_CTRL
//    <name> SRAM_RETV_CTRL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40007000) sram retev control </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 17) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_HSION_CTRL  ---------------------------------
// SVD Line: 4194

//  <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL
//    <name> HSION_CTRL </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007000) HSION CTRL </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.19..19> HSION_CTRL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 4169

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0xEF100UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xEF100) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_DBP </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME </item>
//    <item> SFDITEM_FIELD__PWR_CR1_LPR </item>
//    <item> SFDITEM_FIELD__PWR_CR1_SRAM_RETV_CTRL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 4159

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 4218

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 4223

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021000) HSI clock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.8..8> HSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 4228

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40021000) HSI clock ready logo </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.10..10> HSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIDIV  -----------------------------------
// SVD Line: 4234

//  <item> SFDITEM_FIELD__RCC_CR_HSIDIV
//    <name> HSIDIV </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021000) HSI generates the crossover factor when HSISYS clocks </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 11) & 0x7), ((RCC_CR = (RCC_CR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 4239

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) HSE crystal oscillator enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 4244

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40021000) HSE crystal clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 4250

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) HSE shields the crystal oscillator and selects the pin input clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CR_HSE_CSSON  ----------------------------------
// SVD Line: 4255

//  <item> SFDITEM_FIELD__RCC_CR_HSE_CSSON
//    <name> HSE_CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) HSE clock security system enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> HSE_CSSON
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 4218

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0xD3900UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xD3900) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIDIV </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSE_CSSON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ICSCR  --------------------------------
// SVD Line: 4262

unsigned int RCC_ICSCR __AT (0x40021004);



// -----------------------------  Field Item: RCC_ICSCR_HSI_TRIM  ---------------------------------
// SVD Line: 4267

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TRIM
//    <name> HSI_TRIM </name>
//    <rw> 
//    <i> [Bits 12..0] RW (@ 0x40021004) Clock frequency calibration value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 0) & 0x1FFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSI_FS  ----------------------------------
// SVD Line: 4272

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS
//    <name> HSI_FS </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40021004) HSI frequency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 13) & 0x7), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_ICSCR_LSI_TRIM  ---------------------------------
// SVD Line: 4277

//  <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM
//    <name> LSI_TRIM </name>
//    <rw> 
//    <i> [Bits 24..16] RW (@ 0x40021004) Internal low-speed clock frequency calibration </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 16) & 0x1FF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ICSCR  -----------------------------------
// SVD Line: 4262

//  <rtree> SFDITEM_REG__RCC_ICSCR
//    <name> ICSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Internal clock sources calibration register </i>
//    <loc> ( (unsigned int)((RCC_ICSCR >> 0) & 0xFFFFFFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 4284

unsigned int RCC_CFGR __AT (0x40021008);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 4289

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40021008) System clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 4294

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40021008) System clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 3) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 4299

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021008) The AHB clock HCLK is based on the crossover coefficient of SYSCLK </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 4304

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40021008) APB clock division factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 12) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOSEL  ----------------------------------
// SVD Line: 4309

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL
//    <name> MCOSEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40021008) MCO output clock selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOPRE  ----------------------------------
// SVD Line: 4314

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE
//    <name> MCOPRE </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40021008) Microprocessor output clock (MCO) divider factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 28) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 4284

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x7F007F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F007F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ECSCR  --------------------------------
// SVD Line: 4321

unsigned int RCC_ECSCR __AT (0x40021010);



// ------------------------------  Field Item: RCC_ECSCR_HSE_DRV  ---------------------------------
// SVD Line: 4326

//  <item> SFDITEM_FIELD__RCC_ECSCR_HSE_DRV
//    <name> HSE_DRV </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021010) HSE drive capability setting </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_ECSCR ) </loc>
//      <o.0..0> HSE_DRV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_HSE_STARTUP  -------------------------------
// SVD Line: 4331

//  <item> SFDITEM_FIELD__RCC_ECSCR_HSE_STARTUP
//    <name> HSE_STARTUP </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40021010) HSE stabilization time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 3) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_LSE_DRIVER  --------------------------------
// SVD Line: 4336

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER
//    <name> LSE_DRIVER </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021010) LSE drive capability setting </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 16) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_LSE_STARTUP  -------------------------------
// SVD Line: 4341

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_STARTUP
//    <name> LSE_STARTUP </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021010) LSE crystal oscillator stabilization time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 20) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ECSCR  -----------------------------------
// SVD Line: 4321

//  <rtree> SFDITEM_REG__RCC_ECSCR
//    <name> ECSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) External clock source control register </i>
//    <loc> ( (unsigned int)((RCC_ECSCR >> 0) & 0xFFFFFFFF), ((RCC_ECSCR = (RCC_ECSCR & ~(0x330019UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x330019) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ECSCR_HSE_DRV </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_HSE_STARTUP </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_STARTUP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIER  --------------------------------
// SVD Line: 4348

unsigned int RCC_CIER __AT (0x40021018);



// ------------------------------  Field Item: RCC_CIER_LSIRDYIE  ---------------------------------
// SVD Line: 4353

//  <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) LSI clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.0..0> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_LSERDYIE  ---------------------------------
// SVD Line: 4358

//  <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021018) LSE clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.1..1> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSIRDYIE  ---------------------------------
// SVD Line: 4363

//  <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) HSI clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.3..3> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSERDYIE  ---------------------------------
// SVD Line: 4368

//  <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021018) HSE clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.4..4> HSERDYIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIER  ------------------------------------
// SVD Line: 4348

//  <rtree> SFDITEM_REG__RCC_CIER
//    <name> CIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) Clock interrupt enable register </i>
//    <loc> ( (unsigned int)((RCC_CIER >> 0) & 0xFFFFFFFF), ((RCC_CIER = (RCC_CIER & ~(0x1BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIFR  --------------------------------
// SVD Line: 4375

unsigned int RCC_CIFR __AT (0x4002101C);



// ------------------------------  Field Item: RCC_CIFR_LSIRDYF  ----------------------------------
// SVD Line: 4380

//  <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002101C) LSI clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSERDYF  ----------------------------------
// SVD Line: 4386

//  <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002101C) LSE clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSIRDYF  ----------------------------------
// SVD Line: 4392

//  <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002101C) HSI clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.3..3> HSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSERDYF  ----------------------------------
// SVD Line: 4398

//  <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002101C) HSE clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.4..4> HSERDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIFR_CSSF  -----------------------------------
// SVD Line: 4404

//  <item> SFDITEM_FIELD__RCC_CIFR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002101C) HSE Clock Security System (CSS) interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.8..8> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSECSSF  ----------------------------------
// SVD Line: 4410

//  <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF
//    <name> LSECSSF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002101C) LSE Clock Security System (CSS) interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.9..9> LSECSSF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIFR  ------------------------------------
// SVD Line: 4375

//  <rtree> SFDITEM_REG__RCC_CIFR
//    <name> CIFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002101C) Clock interrupt flag register </i>
//    <loc> ( (unsigned int)((RCC_CIFR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CICR  --------------------------------
// SVD Line: 4418

unsigned int RCC_CICR __AT (0x40021020);



// ------------------------------  Field Item: RCC_CICR_LSIRDYC  ----------------------------------
// SVD Line: 4423

//  <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40021020) The LSI ready interrupt flag is cleared </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.0..0> LSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSERDYC  ----------------------------------
// SVD Line: 4429

//  <item> SFDITEM_FIELD__RCC_CICR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40021020) The LSE ready interrupt flag is cleared </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.1..1> LSERDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSIRDYC  ----------------------------------
// SVD Line: 4435

//  <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40021020) The HSI ready interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.3..3> HSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSERDYC  ----------------------------------
// SVD Line: 4441

//  <item> SFDITEM_FIELD__RCC_CICR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40021020) The HSE ready interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.4..4> HSERDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CICR_CSSC  -----------------------------------
// SVD Line: 4447

//  <item> SFDITEM_FIELD__RCC_CICR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40021020) The HSE Clock Security System (CSS) interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.8..8> CSSC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSECSSC  ----------------------------------
// SVD Line: 4453

//  <item> SFDITEM_FIELD__RCC_CICR_LSECSSC
//    <name> LSECSSC </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40021020) The LSE Clock Security System (CSS) interrupt flag is cleared </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.9..9> LSECSSC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CICR  ------------------------------------
// SVD Line: 4418

//  <rtree> SFDITEM_REG__RCC_CICR
//    <name> CICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021020) Clock interrupt clear register </i>
//    <loc> ( (unsigned int)((RCC_CICR >> 0) & 0xFFFFFFFF), ((RCC_CICR = (RCC_CICR & ~(0x31BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_CSSC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSECSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_IOPRSTR  -------------------------------
// SVD Line: 4461

unsigned int RCC_IOPRSTR __AT (0x40021024);



// ----------------------------  Field Item: RCC_IOPRSTR_GPIOARST  --------------------------------
// SVD Line: 4466

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST
//    <name> GPIOARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) I/O PortA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.0..0> GPIOARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOBRST  --------------------------------
// SVD Line: 4471

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST
//    <name> GPIOBRST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021024) I/O PortB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.1..1> GPIOBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOFRST  --------------------------------
// SVD Line: 4476

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOFRST
//    <name> GPIOFRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021024) I/O PortF reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.5..5> GPIOFRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPRSTR  ----------------------------------
// SVD Line: 4461

//  <rtree> SFDITEM_REG__RCC_IOPRSTR
//    <name> IOPRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) GPIO reset register </i>
//    <loc> ( (unsigned int)((RCC_IOPRSTR >> 0) & 0xFFFFFFFF), ((RCC_IOPRSTR = (RCC_IOPRSTR & ~(0x23UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOFRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 4483

unsigned int RCC_AHBRSTR __AT (0x40021028);



// -----------------------------  Field Item: RCC_AHBRSTR_CRCRST  ---------------------------------
// SVD Line: 4488

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST
//    <name> CRCRST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021028) The CRC module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> CRCRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 4483

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x1000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 4495

unsigned int RCC_APBRSTR1 __AT (0x4002102C);



// ---------------------------  Field Item: RCC_APBRSTR1_RTCAPBRST  -------------------------------
// SVD Line: 4500

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_RTCAPBRST
//    <name> RTCAPBRST </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002102C) The RTC module APB is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.10..10> RTCAPBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_UART1RST  -------------------------------
// SVD Line: 4505

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_UART1RST
//    <name> UART1RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002102C) The UART1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.17..17> UART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_UART2RST  -------------------------------
// SVD Line: 4510

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_UART2RST
//    <name> UART2RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002102C) The UART2 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.18..18> UART2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_I2C1RST  --------------------------------
// SVD Line: 4515

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002102C) The I2C1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_DBGRST  --------------------------------
// SVD Line: 4520

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST
//    <name> DBGRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002102C) The MCU Debug module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.27..27> DBGRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_PWRRST  --------------------------------
// SVD Line: 4525

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002102C) The Power interface module is reset. </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 4495

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) APB peripheral reset register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0x18260400UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18260400) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_RTCAPBRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_UART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_UART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 4532

unsigned int RCC_APBRSTR2 __AT (0x40021030);



// ---------------------------  Field Item: RCC_APBRSTR2_SYSCFGRST  -------------------------------
// SVD Line: 4537

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021030) The SYSCFG module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM1RST  --------------------------------
// SVD Line: 4542

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021030) The TIM1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_SPI1RST  --------------------------------
// SVD Line: 4547

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021030) The SPI1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_UART3RST  -------------------------------
// SVD Line: 4552

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_UART3RST
//    <name> UART3RST </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021030) The UART3 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.13..13> UART3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM14RST  -------------------------------
// SVD Line: 4557

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021030) The TIM14 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.15..15> TIM14RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_ADCRST  --------------------------------
// SVD Line: 4562

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST
//    <name> ADCRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021030) The ADC block is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.20..20> ADCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP1RST  -------------------------------
// SVD Line: 4567

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST
//    <name> COMP1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021030) The COMP1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.21..21> COMP1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP2RST  -------------------------------
// SVD Line: 4572

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST
//    <name> COMP2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021030) The COMP2 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.22..22> COMP2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_TKRST  ---------------------------------
// SVD Line: 4577

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TKRST
//    <name> TKRST </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021030) TK module reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.25..25> TKRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 4532

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) APB peripheral reset register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x270B801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x270B801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_UART3RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TKRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_IOPENR  -------------------------------
// SVD Line: 4584

unsigned int RCC_IOPENR __AT (0x40021034);



// -----------------------------  Field Item: RCC_IOPENR_GPIOAEN  ---------------------------------
// SVD Line: 4589

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN
//    <name> GPIOAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021034) I/O PortA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.0..0> GPIOAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOBEN  ---------------------------------
// SVD Line: 4594

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN
//    <name> GPIOBEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021034) I/O PortB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.1..1> GPIOBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOFEN  ---------------------------------
// SVD Line: 4599

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOFEN
//    <name> GPIOFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021034) I/O PortF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.5..5> GPIOFEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPENR  -----------------------------------
// SVD Line: 4584

//  <rtree> SFDITEM_REG__RCC_IOPENR
//    <name> IOPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021034) GPIO clock enable register </i>
//    <loc> ( (unsigned int)((RCC_IOPENR >> 0) & 0xFFFFFFFF), ((RCC_IOPENR = (RCC_IOPENR & ~(0x23UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOFEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 4606

unsigned int RCC_AHBENR __AT (0x40021038);



// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 4611

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021038) CRC module clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 4606

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021038) AHB peripheral clock enable register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x1000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 4618

unsigned int RCC_APBENR1 __AT (0x4002103C);



// ----------------------------  Field Item: RCC_APBENR1_RTCAPBEN  --------------------------------
// SVD Line: 4623

//  <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN
//    <name> RTCAPBEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002103C) The RTC module APB clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.10..10> RTCAPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_UART1EN  --------------------------------
// SVD Line: 4628

//  <item> SFDITEM_FIELD__RCC_APBENR1_UART1EN
//    <name> UART1EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002103C) The UART1 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.17..17> UART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_UART2EN  --------------------------------
// SVD Line: 4633

//  <item> SFDITEM_FIELD__RCC_APBENR1_UART2EN
//    <name> UART2EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002103C) The UART2 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.18..18> UART2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_I2C1EN  ---------------------------------
// SVD Line: 4638

//  <item> SFDITEM_FIELD__RCC_APBENR1_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002103C) I2C1 module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_DBGEN  ---------------------------------
// SVD Line: 4643

//  <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN
//    <name> DBGEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002103C) MCU Debug module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.27..27> DBGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_PWREN  ---------------------------------
// SVD Line: 4648

//  <item> SFDITEM_FIELD__RCC_APBENR1_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002103C) The Power interface module clock enables </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 4618

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002103C) APB peripheral clock enable register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x18260400UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18260400) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_UART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_UART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_PWREN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 4655

unsigned int RCC_APBENR2 __AT (0x40021040);



// ----------------------------  Field Item: RCC_APBENR2_SYSCFGEN  --------------------------------
// SVD Line: 4660

//  <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021040) The SYSCFG module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM1EN  ---------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021040) The TIM1 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_SPI1EN  ---------------------------------
// SVD Line: 4670

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021040) The SPI1 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_UART3EN  --------------------------------
// SVD Line: 4675

//  <item> SFDITEM_FIELD__RCC_APBENR2_UART3EN
//    <name> UART3EN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021040) The UART3 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.13..13> UART3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM14EN  --------------------------------
// SVD Line: 4680

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021040) TIM14 module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.15..15> TIM14EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_ADCEN  ---------------------------------
// SVD Line: 4685

//  <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN
//    <name> ADCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021040) ADC block clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.20..20> ADCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP1EN  --------------------------------
// SVD Line: 4690

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN
//    <name> COMP1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021040) COMP1 module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.21..21> COMP1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP2EN  --------------------------------
// SVD Line: 4695

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN
//    <name> COMP2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021040) COMP2 module clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.22..22> COMP2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_TKEN  ----------------------------------
// SVD Line: 4700

//  <item> SFDITEM_FIELD__RCC_APBENR2_TKEN
//    <name> TKEN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021040) TK module clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.25..25> TKEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 4655

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021040) APB peripheral clock enable register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x270B801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x270B801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_UART3EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CCIPR  --------------------------------
// SVD Line: 4707

unsigned int RCC_CCIPR __AT (0x40021054);



// ----------------------------  Field Item: RCC_CCIPR_TIMCLK_CTRL  -------------------------------
// SVD Line: 4712

//  <item> SFDITEM_FIELD__RCC_CCIPR_TIMCLK_CTRL
//    <name> TIMCLK_CTRL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021054) TIMER PCLK FREQUENCY CONTROL </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.0..0> TIMCLK_CTRL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP1SEL  ---------------------------------
// SVD Line: 4717

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL
//    <name> COMP1SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021054) COMP1 module clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.8..8> COMP1SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP2SEL  ---------------------------------
// SVD Line: 4722

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL
//    <name> COMP2SEL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021054) COMP2 module clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.9..9> COMP2SEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_IWDGSEL  ---------------------------------
// SVD Line: 4727

//  <item> SFDITEM_FIELD__RCC_CCIPR_IWDGSEL
//    <name> IWDGSEL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021054) IWDG internal clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.12..12> IWDGSEL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_CCIPR_ADC_CKMODE  --------------------------------
// SVD Line: 4732

//  <item> SFDITEM_FIELD__RCC_CCIPR_ADC_CKMODE
//    <name> ADC_CKMODE </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40021054) ADC clock mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 20) & 0xF), ((RCC_CCIPR = (RCC_CCIPR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CCIPR  -----------------------------------
// SVD Line: 4707

//  <rtree> SFDITEM_REG__RCC_CCIPR
//    <name> CCIPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021054) Peripherals independent clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CCIPR >> 0) & 0xFFFFFFFF), ((RCC_CCIPR = (RCC_CCIPR & ~(0xF01301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF01301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CCIPR_TIMCLK_CTRL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_IWDGSEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_ADC_CKMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 4739

unsigned int RCC_BDCR __AT (0x4002105C);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 4744

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002105C) LSE OSC enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 4749

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002105C) LSE OSC ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 4754

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002105C) LSE OSC bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSON  ---------------------------------
// SVD Line: 4759

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON
//    <name> LSECSSON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002105C) LSE CSS enables </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.5..5> LSECSSON
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSD  ----------------------------------
// SVD Line: 4764

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD
//    <name> LSECSSD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002105C) LSE CSS (clock security system) detection failed </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.6..6> LSECSSD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 4769

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002105C) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: RCC_BDCR_RTC_HSEDIV_SEL  ------------------------------
// SVD Line: 4774

//  <item> SFDITEM_FIELD__RCC_BDCR_RTC_HSEDIV_SEL
//    <name> RTC_HSEDIV_SEL </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002105C) The RTC clock source is selected as the division of the HSE clock </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 10) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 4779

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002105C) RTC clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 4784

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002105C) RTC soft reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSCSEL  ----------------------------------
// SVD Line: 4789

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCSEL
//    <name> LSCSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002105C) Low-speed clock selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.25..25> LSCSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 4739

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002105C) RTC domain control register </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x2018F67UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2018F67) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTC_HSEDIV_SEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 4796

unsigned int RCC_CSR __AT (0x40021060);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 4801

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021060) LSI OSC enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 4806

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021060) LSI OSC stability flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_CSR_PINRST_FLTDIS  -------------------------------
// SVD Line: 4812

//  <item> SFDITEM_FIELD__RCC_CSR_PINRST_FLTDIS
//    <name> PINRST_FLTDIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021060) NRST filtering is prohibited </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.8..8> PINRST_FLTDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_BORRSTF  ----------------------------------
// SVD Line: 4817

//  <item> SFDITEM_FIELD__RCC_CSR_BORRSTF
//    <name> BORRSTF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40021060) BOR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.9..9> BORRSTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 4823

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021060) Clear the reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.23..23> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_OBLRSTF  ----------------------------------
// SVD Line: 4828

//  <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF
//    <name> OBLRSTF </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021060) Option byte loader reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.25..25> OBLRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 4834

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40021060) External NRST pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PORRSTF  ----------------------------------
// SVD Line: 4840

//  <item> SFDITEM_FIELD__RCC_CSR_PORRSTF
//    <name> PORRSTF </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40021060) POR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 4846

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <r> 
//    <i> [Bit 28] RO (@ 0x40021060) Soft reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 4852

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <r> 
//    <i> [Bit 29] RO (@ 0x40021060) IWDG reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 4796

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021060) Control/status register </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0x800101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x800101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRST_FLTDIS </item>
//    <item> SFDITEM_FIELD__RCC_CSR_BORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 4203

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_ICSCR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_ECSCR </item>
//    <item> SFDITEM_REG__RCC_CIER </item>
//    <item> SFDITEM_REG__RCC_CIFR </item>
//    <item> SFDITEM_REG__RCC_CICR </item>
//    <item> SFDITEM_REG__RCC_IOPRSTR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_IOPENR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_CCIPR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: RTC_CRH  ---------------------------------
// SVD Line: 4877

unsigned int RTC_CRH __AT (0x40002800);



// --------------------------------  Field Item: RTC_CRH_SECIE  -----------------------------------
// SVD Line: 4882

//  <item> SFDITEM_FIELD__RTC_CRH_SECIE
//    <name> SECIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002800) Seconds interrupt allowed bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.0..0> SECIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_ALRIE  -----------------------------------
// SVD Line: 4887

//  <item> SFDITEM_FIELD__RTC_CRH_ALRIE
//    <name> ALRIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002800) Alarm interrupt allowed bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.1..1> ALRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_OWIE  ------------------------------------
// SVD Line: 4892

//  <item> SFDITEM_FIELD__RTC_CRH_OWIE
//    <name> OWIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002800) Overflow interrupt allow bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.2..2> OWIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_CRH_TK_SECIE  ----------------------------------
// SVD Line: 4897

//  <item> SFDITEM_FIELD__RTC_CRH_TK_SECIE
//    <name> TK_SECIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002800) TK sec interrupt allowable bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.3..3> TK_SECIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_CRH_TK_ALRIE  ----------------------------------
// SVD Line: 4902

//  <item> SFDITEM_FIELD__RTC_CRH_TK_ALRIE
//    <name> TK_ALRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002800) TK alarm interrupt allowed bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.4..4> TK_ALRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CRH_TK_OWIE  ----------------------------------
// SVD Line: 4907

//  <item> SFDITEM_FIELD__RTC_CRH_TK_OWIE
//    <name> TK_OWIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002800) TK overflow interrupt allowable bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.5..5> TK_OWIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRH  ------------------------------------
// SVD Line: 4877

//  <rtree> SFDITEM_REG__RTC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) RTC Control Register High </i>
//    <loc> ( (unsigned int)((RTC_CRH >> 0) & 0xFFFFFFFF), ((RTC_CRH = (RTC_CRH & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRH_SECIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_OWIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_TK_SECIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_TK_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_TK_OWIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CRL  ---------------------------------
// SVD Line: 4914

unsigned int RTC_CRL __AT (0x40002804);



// --------------------------------  Field Item: RTC_CRL_SECF  ------------------------------------
// SVD Line: 4919

//  <item> SFDITEM_FIELD__RTC_CRL_SECF
//    <name> SECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002804) Second flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.0..0> SECF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_ALRF  ------------------------------------
// SVD Line: 4924

//  <item> SFDITEM_FIELD__RTC_CRL_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002804) Alarm flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.1..1> ALRF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_OWF  ------------------------------------
// SVD Line: 4929

//  <item> SFDITEM_FIELD__RTC_CRL_OWF
//    <name> OWF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002804) Overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.2..2> OWF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_RSF  ------------------------------------
// SVD Line: 4934

//  <item> SFDITEM_FIELD__RTC_CRL_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002804) Registers synchronized flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.3..3> RSF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_CNF  ------------------------------------
// SVD Line: 4939

//  <item> SFDITEM_FIELD__RTC_CRL_CNF
//    <name> CNF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002804) Configuration flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.4..4> CNF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_RTOFF  -----------------------------------
// SVD Line: 4944

//  <item> SFDITEM_FIELD__RTC_CRL_RTOFF
//    <name> RTOFF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002804) RTC operation OFF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.5..5> RTOFF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRL  ------------------------------------
// SVD Line: 4914

//  <rtree> SFDITEM_REG__RTC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) RTC Control Register Low </i>
//    <loc> ( (unsigned int)((RTC_CRL >> 0) & 0xFFFFFFFF), ((RTC_CRL = (RTC_CRL & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRL_SECF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_ALRF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_OWF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RSF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_CNF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RTOFF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLH  --------------------------------
// SVD Line: 4952

unsigned int RTC_PRLH __AT (0x40002808);



// --------------------------------  Field Item: RTC_PRLH_PRL  ------------------------------------
// SVD Line: 4957

//  <item> SFDITEM_FIELD__RTC_PRLH_PRL
//    <name> PRL </name>
//    <w> 
//    <i> [Bits 5..0] WO (@ 0x40002808) RTC prescaler reload value high </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRLH >> 0) & 0x0), ((RTC_PRLH = (RTC_PRLH & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLH  ------------------------------------
// SVD Line: 4952

//  <rtree> SFDITEM_REG__RTC_PRLH
//    <name> PRLH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002808) RTC Prescaler Load Register High </i>
//    <loc> ( (unsigned int)((RTC_PRLH >> 0) & 0xFFFFFFFF), ((RTC_PRLH = (RTC_PRLH & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLH_PRL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLL  --------------------------------
// SVD Line: 4965

unsigned int RTC_PRLL __AT (0x4000280C);



// --------------------------------  Field Item: RTC_PRLL_PRL  ------------------------------------
// SVD Line: 4970

//  <item> SFDITEM_FIELD__RTC_PRLL_PRL
//    <name> PRL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x4000280C) RTC prescaler reload value high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRLL >> 0) & 0x0), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLL  ------------------------------------
// SVD Line: 4965

//  <rtree> SFDITEM_REG__RTC_PRLL
//    <name> PRLL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000280C) RTC Prescaler Load Register Low </i>
//    <loc> ( (unsigned int)((RTC_PRLL >> 0) & 0xFFFFFFFF), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLL_PRL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVH  --------------------------------
// SVD Line: 4978

unsigned int RTC_DIVH __AT (0x40002810);



// ------------------------------  Field Item: RTC_DIVH_RTC_DIV  ----------------------------------
// SVD Line: 4983

//  <item> SFDITEM_FIELD__RTC_DIVH_RTC_DIV
//    <name> RTC_DIV </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002810) RTC clock divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DIVH >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVH  ------------------------------------
// SVD Line: 4978

//  <rtree> SFDITEM_REG__RTC_DIVH
//    <name> DIVH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002810) RTC Prescaler Divider Register High </i>
//    <loc> ( (unsigned int)((RTC_DIVH >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVH_RTC_DIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVL  --------------------------------
// SVD Line: 4991

unsigned int RTC_DIVL __AT (0x40002814);



// ------------------------------  Field Item: RTC_DIVL_RTC_DIV  ----------------------------------
// SVD Line: 4996

//  <item> SFDITEM_FIELD__RTC_DIVL_RTC_DIV
//    <name> RTC_DIV </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002814) RTC clock divider </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_DIVL >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVL  ------------------------------------
// SVD Line: 4991

//  <rtree> SFDITEM_REG__RTC_DIVL
//    <name> DIVL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002814) RTC Prescaler Divider Register Low </i>
//    <loc> ( (unsigned int)((RTC_DIVL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVL_RTC_DIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTH  --------------------------------
// SVD Line: 5004

unsigned int RTC_CNTH __AT (0x40002818);



// ------------------------------  Field Item: RTC_CNTH_RTC_CNT  ----------------------------------
// SVD Line: 5009

//  <item> SFDITEM_FIELD__RTC_CNTH_RTC_CNT
//    <name> RTC_CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002818) RTC core counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTH >> 0) & 0xFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTH  ------------------------------------
// SVD Line: 5004

//  <rtree> SFDITEM_REG__RTC_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) RTC Counter Register High </i>
//    <loc> ( (unsigned int)((RTC_CNTH >> 0) & 0xFFFFFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTH_RTC_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTL  --------------------------------
// SVD Line: 5016

unsigned int RTC_CNTL __AT (0x4000281C);



// ------------------------------  Field Item: RTC_CNTL_RTC_CNT  ----------------------------------
// SVD Line: 5021

//  <item> SFDITEM_FIELD__RTC_CNTL_RTC_CNT
//    <name> RTC_CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000281C) RTC core counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTL >> 0) & 0xFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTL  ------------------------------------
// SVD Line: 5016

//  <rtree> SFDITEM_REG__RTC_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) RTC Counter Register Low </i>
//    <loc> ( (unsigned int)((RTC_CNTL >> 0) & 0xFFFFFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTL_RTC_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRH  --------------------------------
// SVD Line: 5028

unsigned int RTC_ALRH __AT (0x40002820);



// --------------------------------  Field Item: RTC_ALRH_ALR  ------------------------------------
// SVD Line: 5033

//  <item> SFDITEM_FIELD__RTC_ALRH_ALR
//    <name> ALR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002820) RTC alarm value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRH >> 0) & 0xFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRH  ------------------------------------
// SVD Line: 5028

//  <rtree> SFDITEM_REG__RTC_ALRH
//    <name> ALRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002820) RTC Alarm Register High </i>
//    <loc> ( (unsigned int)((RTC_ALRH >> 0) & 0xFFFFFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRH_ALR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRL  --------------------------------
// SVD Line: 5040

unsigned int RTC_ALRL __AT (0x40002824);



// --------------------------------  Field Item: RTC_ALRL_ALR  ------------------------------------
// SVD Line: 5045

//  <item> SFDITEM_FIELD__RTC_ALRL_ALR
//    <name> ALR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002824) RTC alarm value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRL >> 0) & 0xFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRL  ------------------------------------
// SVD Line: 5040

//  <rtree> SFDITEM_REG__RTC_ALRL
//    <name> ALRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002824) RTC Alarm Register Low </i>
//    <loc> ( (unsigned int)((RTC_ALRL >> 0) & 0xFFFFFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRL_ALR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RTC_BKP_RTCCR  ------------------------------
// SVD Line: 5052

unsigned int RTC_BKP_RTCCR __AT (0x4000282C);



// ------------------------------  Field Item: RTC_BKP_RTCCR_CAL  ---------------------------------
// SVD Line: 5056

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x4000282C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_BKP_RTCCR >> 0) & 0x7F), ((RTC_BKP_RTCCR = (RTC_BKP_RTCCR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_BKP_RTCCR_CCO  ---------------------------------
// SVD Line: 5061

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CCO
//    <name> CCO </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000282C) Calibrate the clock output bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_BKP_RTCCR ) </loc>
//      <o.7..7> CCO
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_BKP_RTCCR_ASOE  ---------------------------------
// SVD Line: 5066

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOE
//    <name> ASOE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000282C) Seconds/alarm pulse output enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_BKP_RTCCR ) </loc>
//      <o.8..8> ASOE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_BKP_RTCCR_ASOS  ---------------------------------
// SVD Line: 5071

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOS
//    <name> ASOS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000282C) Seconds/alarm pulse output select bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_BKP_RTCCR ) </loc>
//      <o.9..9> ASOS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RTC_BKP_RTCCR  ---------------------------------
// SVD Line: 5052

//  <rtree> SFDITEM_REG__RTC_BKP_RTCCR
//    <name> BKP_RTCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000282C) BKP_RTCCR </i>
//    <loc> ( (unsigned int)((RTC_BKP_RTCCR >> 0) & 0xFFFFFFFF), ((RTC_BKP_RTCCR = (RTC_BKP_RTCCR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CAL </item>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CCO </item>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOE </item>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOS </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 4862

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_CRH </item>
//    <item> SFDITEM_REG__RTC_CRL </item>
//    <item> SFDITEM_REG__RTC_PRLH </item>
//    <item> SFDITEM_REG__RTC_PRLL </item>
//    <item> SFDITEM_REG__RTC_DIVH </item>
//    <item> SFDITEM_REG__RTC_DIVL </item>
//    <item> SFDITEM_REG__RTC_CNTH </item>
//    <item> SFDITEM_REG__RTC_CNTL </item>
//    <item> SFDITEM_REG__RTC_ALRH </item>
//    <item> SFDITEM_REG__RTC_ALRL </item>
//    <item> SFDITEM_REG__RTC_BKP_RTCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 5096

unsigned int SPI1_CR1 __AT (0x40013000);



// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 5100

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock Phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 5105

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 5110

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master Selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 5115

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud Rate Control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 5120

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 5125

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame Format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 5130

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 5135

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 5140

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DFF  ------------------------------------
// SVD Line: 5145

//  <item> SFDITEM_FIELD__SPI1_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 5150

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 5155

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 5096

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) CR1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 5162

unsigned int SPI1_CR2 __AT (0x40013004);



// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 5166

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS Output Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CR2_CLRTXFIFO  ---------------------------------
// SVD Line: 5171

//  <item> SFDITEM_FIELD__SPI1_CR2_CLRTXFIFO
//    <name> CLRTXFIFO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013004) Clear FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.4..4> CLRTXFIFO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 5176

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 5181

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer Not Empty Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 5186

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer Empty Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 5162

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) CR2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0xF4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_CLRTXFIFO </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 5193

unsigned int SPI1_SR __AT (0x40013008);



// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer Not Empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 5203

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer Empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 5209

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 5214

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 5220

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FRLVL  -----------------------------------
// SVD Line: 5226

//  <item> SFDITEM_FIELD__SPI1_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40013008) FIFO Reception Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FTLVL  -----------------------------------
// SVD Line: 5232

//  <item> SFDITEM_FIELD__SPI1_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40013008) FIFO Transmission Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 5193

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) SR </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF), ((SPI1_SR = (SPI1_SR & ~(0x20UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x20) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 5240

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 5244

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 5240

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) DR </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 5080

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//  </view>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR1  ------------------------------
// SVD Line: 5263

unsigned int SYSCFG_CFGR1 __AT (0x40010000);



// ----------------------------  Field Item: SYSCFG_CFGR1_MEM_MODE  -------------------------------
// SVD Line: 5268

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) Storage Area Mapping Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 0) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_TIM1_IC1_SRC  -----------------------------
// SVD Line: 5273

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM1_IC1_SRC
//    <name> TIM1_IC1_SRC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010000) Timer1 CH1 Input Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 2) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_ETR_SRC_TIM1  -----------------------------
// SVD Line: 5278

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_ETR_SRC_TIM1
//    <name> ETR_SRC_TIM1 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010000) Timer1 ETR Input Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 8) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR1  ----------------------------------
// SVD Line: 5263

//  <rtree> SFDITEM_REG__SYSCFG_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) SYSCFG configuration register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x30FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_TIM1_IC1_SRC </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_ETR_SRC_TIM1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR2  ------------------------------
// SVD Line: 5285

unsigned int SYSCFG_CFGR2 __AT (0x40010004);



// --------------------------  Field Item: SYSCFG_CFGR2_LOCKUP_LOCK  ------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK
//    <name> LOCKUP_LOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) LOCK_UP as TIM1 Break Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.0..0> LOCKUP_LOCK
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR2_COMP1_BRK_TIM1  ----------------------------
// SVD Line: 5295

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM1
//    <name> COMP1_BRK_TIM1 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010004) COMP1 as TIM1 Break Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.3..3> COMP1_BRK_TIM1
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR2_COMP2_BRK_TIM1  ----------------------------
// SVD Line: 5300

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM1
//    <name> COMP2_BRK_TIM1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010004) COMP2 as TIM1 Break Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.4..4> COMP2_BRK_TIM1
//    </check>
//  </item>
//  


// ----------------------  Field Item: SYSCFG_CFGR2_COMP1_OCREF_CLR_TIM1  -------------------------
// SVD Line: 5305

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_OCREF_CLR_TIM1
//    <name> COMP1_OCREF_CLR_TIM1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010004) COMP1 as TIM1 ocref_clr Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.9..9> COMP1_OCREF_CLR_TIM1
//    </check>
//  </item>
//  


// ----------------------  Field Item: SYSCFG_CFGR2_COMP2_OCREF_CLR_TIM1  -------------------------
// SVD Line: 5310

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_OCREF_CLR_TIM1
//    <name> COMP2_OCREF_CLR_TIM1 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010004) COMP2 as TIM1 ocref_clr Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.11..11> COMP2_OCREF_CLR_TIM1
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR2  ----------------------------------
// SVD Line: 5285

//  <rtree> SFDITEM_REG__SYSCFG_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) SYSCFG configuration register 2 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0xA19UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA19) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_OCREF_CLR_TIM1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_OCREF_CLR_TIM1 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_PA_ENS  ------------------------------
// SVD Line: 5317

unsigned int SYSCFG_PA_ENS __AT (0x40010010);



// ----------------------------  Field Item: SYSCFG_PA_ENS_PA_ENS  --------------------------------
// SVD Line: 5321

//  <item> SFDITEM_FIELD__SYSCFG_PA_ENS_PA_ENS
//    <name> PA_ENS </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010010) Pa Noise filter enable </i>
//    <edit> 
//      <loc> ( (unsigned short)((SYSCFG_PA_ENS >> 0) & 0xFFFF), ((SYSCFG_PA_ENS = (SYSCFG_PA_ENS & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_PA_ENS  ---------------------------------
// SVD Line: 5317

//  <rtree> SFDITEM_REG__SYSCFG_PA_ENS
//    <name> PA_ENS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) PA_ENS </i>
//    <loc> ( (unsigned int)((SYSCFG_PA_ENS >> 0) & 0xFFFFFFFF), ((SYSCFG_PA_ENS = (SYSCFG_PA_ENS & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PA_ENS_PA_ENS </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_PB_ENS  ------------------------------
// SVD Line: 5328

unsigned int SYSCFG_PB_ENS __AT (0x40010014);



// ----------------------------  Field Item: SYSCFG_PB_ENS_PB_ENS  --------------------------------
// SVD Line: 5332

//  <item> SFDITEM_FIELD__SYSCFG_PB_ENS_PB_ENS
//    <name> PB_ENS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010014) Pb Noise filter enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PB_ENS >> 0) & 0xF), ((SYSCFG_PB_ENS = (SYSCFG_PB_ENS & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_PB_ENS  ---------------------------------
// SVD Line: 5328

//  <rtree> SFDITEM_REG__SYSCFG_PB_ENS
//    <name> PB_ENS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) PB_ENS </i>
//    <loc> ( (unsigned int)((SYSCFG_PB_ENS >> 0) & 0xFFFFFFFF), ((SYSCFG_PB_ENS = (SYSCFG_PB_ENS & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PB_ENS_PB_ENS </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_PF_ENS  ------------------------------
// SVD Line: 5339

unsigned int SYSCFG_PF_ENS __AT (0x40010018);



// ----------------------------  Field Item: SYSCFG_PF_ENS_PF_ENS  --------------------------------
// SVD Line: 5343

//  <item> SFDITEM_FIELD__SYSCFG_PF_ENS_PF_ENS
//    <name> PF_ENS </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40010018) Pf Noise filter enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_ENS >> 0) & 0x3F), ((SYSCFG_PF_ENS = (SYSCFG_PF_ENS & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_PF_ENS  ---------------------------------
// SVD Line: 5339

//  <rtree> SFDITEM_REG__SYSCFG_PF_ENS
//    <name> PF_ENS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) PF_ENS </i>
//    <loc> ( (unsigned int)((SYSCFG_PF_ENS >> 0) & 0xFFFFFFFF), ((SYSCFG_PF_ENS = (SYSCFG_PF_ENS & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PF_ENS_PF_ENS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_IOCFG  ------------------------------
// SVD Line: 5350

unsigned int SYSCFG_IOCFG __AT (0x4001001C);



// ----------------------------  Field Item: SYSCFG_IOCFG_PA_EIIC  --------------------------------
// SVD Line: 5354

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EIIC
//    <name> PA_EIIC </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4001001C) Pa I2C IO enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 0) & 0x3), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_IOCFG_PF_EIIC  --------------------------------
// SVD Line: 5359

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PF_EIIC
//    <name> PF_EIIC </name>
//    <rw> 
//    <i> [Bits 4..2] RW (@ 0x4001001C) Pf I2C IO enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 2) & 0x7), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x7UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_IOCFG_PF_PU_IIC  -------------------------------
// SVD Line: 5364

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PF_PU_IIC
//    <name> PF_PU_IIC </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4001001C) Pf I2C Pull-up resistor control enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 6) & 0x3), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_IOCFG_PA_EHS  --------------------------------
// SVD Line: 5369

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EHS
//    <name> PA_EHS </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x4001001C) Pa LED IO Conrtol </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 8) & 0x1F), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_IOCFG_PA_IODRVP  -------------------------------
// SVD Line: 5374

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_IODRVP
//    <name> PA_IODRVP </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x4001001C) Pa I2C_VCC Output Drive config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 13) & 0x3), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_IOCFG_PA_ENSEG  -------------------------------
// SVD Line: 5379

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_ENSEG
//    <name> PA_ENSEG </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x4001001C) Pa Seg Mode enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 16) & 0x3F), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_IOCFG_PB_ENSEG  -------------------------------
// SVD Line: 5384

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_ENSEG
//    <name> PB_ENSEG </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4001001C) Pb Seg Mode enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 22) & 0x3), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_IOCFG  ----------------------------------
// SVD Line: 5350

//  <rtree> SFDITEM_REG__SYSCFG_IOCFG
//    <name> IOCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) IOCFG </i>
//    <loc> ( (unsigned int)((SYSCFG_IOCFG >> 0) & 0xFFFFFFFF), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0xFF7FDFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF7FDF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EIIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PF_EIIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PF_PU_IIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EHS </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_IODRVP </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_ENSEG </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_ENSEG </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_PA_ANA2EN  ----------------------------
// SVD Line: 5391

unsigned int SYSCFG_PA_ANA2EN __AT (0x40010020);



// -------------------------  Field Item: SYSCFG_PA_ANA2EN_PA_ANA2EN  -----------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__SYSCFG_PA_ANA2EN_PA_ANA2EN
//    <name> PA_ANA2EN </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010020) Pa Analog Noise filter enable </i>
//    <edit> 
//      <loc> ( (unsigned short)((SYSCFG_PA_ANA2EN >> 0) & 0xFFFF), ((SYSCFG_PA_ANA2EN = (SYSCFG_PA_ANA2EN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PA_ANA2EN  --------------------------------
// SVD Line: 5391

//  <rtree> SFDITEM_REG__SYSCFG_PA_ANA2EN
//    <name> PA_ANA2EN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010020) PA_ANA2EN </i>
//    <loc> ( (unsigned int)((SYSCFG_PA_ANA2EN >> 0) & 0xFFFFFFFF), ((SYSCFG_PA_ANA2EN = (SYSCFG_PA_ANA2EN & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PA_ANA2EN_PA_ANA2EN </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_PB_ANA2EN  ----------------------------
// SVD Line: 5402

unsigned int SYSCFG_PB_ANA2EN __AT (0x40010024);



// ---------------------------  Field Item: SYSCFG_PB_ANA2EN_PB_ENS  ------------------------------
// SVD Line: 5406

//  <item> SFDITEM_FIELD__SYSCFG_PB_ANA2EN_PB_ENS
//    <name> PB_ENS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010024) Pb Analog Noise filter enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PB_ANA2EN >> 0) & 0xF), ((SYSCFG_PB_ANA2EN = (SYSCFG_PB_ANA2EN & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PB_ANA2EN  --------------------------------
// SVD Line: 5402

//  <rtree> SFDITEM_REG__SYSCFG_PB_ANA2EN
//    <name> PB_ANA2EN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010024) PB_ANA2EN </i>
//    <loc> ( (unsigned int)((SYSCFG_PB_ANA2EN >> 0) & 0xFFFFFFFF), ((SYSCFG_PB_ANA2EN = (SYSCFG_PB_ANA2EN & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PB_ANA2EN_PB_ENS </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_PF_ANA2EN  ----------------------------
// SVD Line: 5413

unsigned int SYSCFG_PF_ANA2EN __AT (0x40010028);



// -------------------------  Field Item: SYSCFG_PF_ANA2EN_PF_ANA2EN  -----------------------------
// SVD Line: 5417

//  <item> SFDITEM_FIELD__SYSCFG_PF_ANA2EN_PF_ANA2EN
//    <name> PF_ANA2EN </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40010028) Pf Analog Noise filter enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_ANA2EN >> 0) & 0x3F), ((SYSCFG_PF_ANA2EN = (SYSCFG_PF_ANA2EN & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PF_ANA2EN  --------------------------------
// SVD Line: 5413

//  <rtree> SFDITEM_REG__SYSCFG_PF_ANA2EN
//    <name> PF_ANA2EN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010028) PF_ANA2EN </i>
//    <loc> ( (unsigned int)((SYSCFG_PF_ANA2EN >> 0) & 0xFFFFFFFF), ((SYSCFG_PF_ANA2EN = (SYSCFG_PF_ANA2EN & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PF_ANA2EN_PF_ANA2EN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_PA_IORP  -----------------------------
// SVD Line: 5424

unsigned int SYSCFG_PA_IORP __AT (0x40010030);



// ---------------------------  Field Item: SYSCFG_PA_IORP_PA0_IORP  ------------------------------
// SVD Line: 5428

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA0_IORP
//    <name> PA0_IORP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010030) Pa0 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 0) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA1_IORP  ------------------------------
// SVD Line: 5433

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA1_IORP
//    <name> PA1_IORP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010030) Pa1 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 2) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA2_IORP  ------------------------------
// SVD Line: 5438

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA2_IORP
//    <name> PA2_IORP </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010030) Pa2 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 4) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA3_IORP  ------------------------------
// SVD Line: 5443

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA3_IORP
//    <name> PA3_IORP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010030) Pa3 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 6) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA4_IORP  ------------------------------
// SVD Line: 5448

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA4_IORP
//    <name> PA4_IORP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010030) Pa4 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 8) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA5_IORP  ------------------------------
// SVD Line: 5453

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA5_IORP
//    <name> PA5_IORP </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010030) Pa5 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 10) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA6_IORP  ------------------------------
// SVD Line: 5458

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA6_IORP
//    <name> PA6_IORP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010030) Pa6 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 12) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA7_IORP  ------------------------------
// SVD Line: 5463

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA7_IORP
//    <name> PA7_IORP </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010030) Pa7 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 14) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA8_IORP  ------------------------------
// SVD Line: 5468

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA8_IORP
//    <name> PA8_IORP </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010030) Pa8 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 16) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PA_IORP_PA9_IORP  ------------------------------
// SVD Line: 5473

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA9_IORP
//    <name> PA9_IORP </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010030) Pa9 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 18) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_PA_IORP_PA10_IORP  ------------------------------
// SVD Line: 5478

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA10_IORP
//    <name> PA10_IORP </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010030) Pa10 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 20) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_PA_IORP_PA11_IORP  ------------------------------
// SVD Line: 5483

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA11_IORP
//    <name> PA11_IORP </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010030) Pa11 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 22) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_PA_IORP_PA12_IORP  ------------------------------
// SVD Line: 5488

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA12_IORP
//    <name> PA12_IORP </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010030) Pa12 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 24) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_PA_IORP_PA13_IORP  ------------------------------
// SVD Line: 5493

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA13_IORP
//    <name> PA13_IORP </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010030) Pa13 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 26) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_PA_IORP_PA14_IORP  ------------------------------
// SVD Line: 5498

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA14_IORP
//    <name> PA14_IORP </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010030) Pa14 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 28) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_PA_IORP_PA15_IORP  ------------------------------
// SVD Line: 5503

//  <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA15_IORP
//    <name> PA15_IORP </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010030) Pa15 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PA_IORP >> 30) & 0x3), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_PA_IORP  ---------------------------------
// SVD Line: 5424

//  <rtree> SFDITEM_REG__SYSCFG_PA_IORP
//    <name> PA_IORP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010030) PA_IORP </i>
//    <loc> ( (unsigned int)((SYSCFG_PA_IORP >> 0) & 0xFFFFFFFF), ((SYSCFG_PA_IORP = (SYSCFG_PA_IORP & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA0_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA1_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA2_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA3_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA4_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA5_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA6_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA7_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA8_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA9_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA10_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA11_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA12_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA13_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA14_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_IORP_PA15_IORP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_PB_IORP  -----------------------------
// SVD Line: 5510

unsigned int SYSCFG_PB_IORP __AT (0x40010034);



// ---------------------------  Field Item: SYSCFG_PB_IORP_PB0_IORP  ------------------------------
// SVD Line: 5514

//  <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB0_IORP
//    <name> PB0_IORP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010034) Pb0 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PB_IORP >> 0) & 0x3), ((SYSCFG_PB_IORP = (SYSCFG_PB_IORP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PB_IORP_PB1_IORP  ------------------------------
// SVD Line: 5519

//  <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB1_IORP
//    <name> PB1_IORP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010034) Pb1 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PB_IORP >> 2) & 0x3), ((SYSCFG_PB_IORP = (SYSCFG_PB_IORP & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PB_IORP_PB2_IORP  ------------------------------
// SVD Line: 5524

//  <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB2_IORP
//    <name> PB2_IORP </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010034) Pb2 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PB_IORP >> 4) & 0x3), ((SYSCFG_PB_IORP = (SYSCFG_PB_IORP & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PB_IORP_PB3_IORP  ------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB3_IORP
//    <name> PB3_IORP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010034) Pb3 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PB_IORP >> 6) & 0x3), ((SYSCFG_PB_IORP = (SYSCFG_PB_IORP & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_PB_IORP  ---------------------------------
// SVD Line: 5510

//  <rtree> SFDITEM_REG__SYSCFG_PB_IORP
//    <name> PB_IORP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010034) PB_IORP </i>
//    <loc> ( (unsigned int)((SYSCFG_PB_IORP >> 0) & 0xFFFFFFFF), ((SYSCFG_PB_IORP = (SYSCFG_PB_IORP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB0_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB1_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB2_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PB_IORP_PB3_IORP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_PF_IORP  -----------------------------
// SVD Line: 5536

unsigned int SYSCFG_PF_IORP __AT (0x40010038);



// ---------------------------  Field Item: SYSCFG_PF_IORP_PF0_IORP  ------------------------------
// SVD Line: 5540

//  <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF0_IORP
//    <name> PF0_IORP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010038) Pf0 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_IORP >> 0) & 0x3), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PF_IORP_PF1_IORP  ------------------------------
// SVD Line: 5545

//  <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF1_IORP
//    <name> PF1_IORP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010038) Pf1 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_IORP >> 2) & 0x3), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PF_IORP_PF2_IORP  ------------------------------
// SVD Line: 5550

//  <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF2_IORP
//    <name> PF2_IORP </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010038) Pf2 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_IORP >> 4) & 0x3), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PF_IORP_PF3_IORP  ------------------------------
// SVD Line: 5555

//  <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF3_IORP
//    <name> PF3_IORP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010038) Pf3 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_IORP >> 6) & 0x3), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PF_IORP_PF4_IORP  ------------------------------
// SVD Line: 5560

//  <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF4_IORP
//    <name> PF4_IORP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010038) Pf4 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_IORP >> 8) & 0x3), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_PF_IORP_PF5_IORP  ------------------------------
// SVD Line: 5565

//  <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF5_IORP
//    <name> PF5_IORP </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010038) Pf5 IO pull-up pull-down resistance config </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_PF_IORP >> 10) & 0x3), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_PF_IORP  ---------------------------------
// SVD Line: 5536

//  <rtree> SFDITEM_REG__SYSCFG_PF_IORP
//    <name> PF_IORP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010038) PF_IORP </i>
//    <loc> ( (unsigned int)((SYSCFG_PF_IORP >> 0) & 0xFFFFFFFF), ((SYSCFG_PF_IORP = (SYSCFG_PF_IORP & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF0_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF1_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF2_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF3_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF4_IORP </item>
//    <item> SFDITEM_FIELD__SYSCFG_PF_IORP_PF5_IORP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 5253

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_CFGR1 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR2 </item>
//    <item> SFDITEM_REG__SYSCFG_PA_ENS </item>
//    <item> SFDITEM_REG__SYSCFG_PB_ENS </item>
//    <item> SFDITEM_REG__SYSCFG_PF_ENS </item>
//    <item> SFDITEM_REG__SYSCFG_IOCFG </item>
//    <item> SFDITEM_REG__SYSCFG_PA_ANA2EN </item>
//    <item> SFDITEM_REG__SYSCFG_PB_ANA2EN </item>
//    <item> SFDITEM_REG__SYSCFG_PF_ANA2EN </item>
//    <item> SFDITEM_REG__SYSCFG_PA_IORP </item>
//    <item> SFDITEM_REG__SYSCFG_PB_IORP </item>
//    <item> SFDITEM_REG__SYSCFG_PF_IORP </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 5595

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 5600

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 5604

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 5608

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 5612

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 5616

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 5620

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 5624

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 5628

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 5595

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) CR1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 5634

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 5639

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) CCPC </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 5643

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) CCUS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS  ------------------------------------
// SVD Line: 5647

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) MMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 5651

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) TI1S </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 5655

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) OIS1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 5659

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) OIS1N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 5663

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) OIS2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 5667

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) OIS2N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 5671

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) OIS3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 5675

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) OIS3N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 5679

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) OIS4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 5634

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) CR2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7FF5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 5685

unsigned int TIM1_SMCR __AT (0x40012C08);



// --------------------------------  Field Item: TIM1_SMCR_SMS  -----------------------------------
// SVD Line: 5690

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) SMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_OCCS  -----------------------------------
// SVD Line: 5694

//  <item> SFDITEM_FIELD__TIM1_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C08) OCCS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_TS  ------------------------------------
// SVD Line: 5698

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) TS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 5702

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) MSM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 5706

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) ETF </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 5710

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) ETPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 5714

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) ECE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 5718

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) ETP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_SMS_3  ----------------------------------
// SVD Line: 5722

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS_3
//    <name> SMS_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C08) SMS_3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.16..16> SMS_3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 5685

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) SMCR </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS_3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 5728

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 5733

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 5737

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 5741

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 5745

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 5753

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 5757

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 5761

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 5728

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DIER </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 5767

unsigned int TIM1_SR __AT (0x40012C10);



// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 5772

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 5776

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 5780

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 5784

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 5788

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 5792

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 5796

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 5800

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 5804

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 5808

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 5812

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 5816

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC1IR  -----------------------------------
// SVD Line: 5820

//  <item> SFDITEM_FIELD__TIM1_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C10) IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.16..16> IC1IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC2IR  -----------------------------------
// SVD Line: 5824

//  <item> SFDITEM_FIELD__TIM1_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C10) IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.17..17> IC2IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC3IR  -----------------------------------
// SVD Line: 5828

//  <item> SFDITEM_FIELD__TIM1_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C10) IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.18..18> IC3IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC4IR  -----------------------------------
// SVD Line: 5832

//  <item> SFDITEM_FIELD__TIM1_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40012C10) IC4IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.19..19> IC4IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC1IF  -----------------------------------
// SVD Line: 5836

//  <item> SFDITEM_FIELD__TIM1_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C10) IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.20..20> IC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC2IF  -----------------------------------
// SVD Line: 5840

//  <item> SFDITEM_FIELD__TIM1_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C10) IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.21..21> IC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC3IF  -----------------------------------
// SVD Line: 5844

//  <item> SFDITEM_FIELD__TIM1_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012C10) IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.22..22> IC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC4IF  -----------------------------------
// SVD Line: 5848

//  <item> SFDITEM_FIELD__TIM1_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012C10) IC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.23..23> IC4IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 5767

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) SR </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0xFF1EFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1EFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC4IF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 5854

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 5860

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 5865

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Capture/Compare 1 Generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 5871

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 5876

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 5881

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 5886

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 5896

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 5854

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) EGR </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_OUTPUT  ----------------------------
// SVD Line: 5903

unsigned int TIM1_CCMR1_OUTPUT __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_CC1S  -------------------------------
// SVD Line: 5908

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 0) & 0x3), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 5912

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 5916

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1M  -------------------------------
// SVD Line: 5920

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) OC1M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 4) & 0x7), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 5924

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_CC2S  -------------------------------
// SVD Line: 5928

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 8) & 0x3), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 5932

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 5936

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2M  -------------------------------
// SVD Line: 5940

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) OC2M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 12) & 0x7), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 5944

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1M_3  ------------------------------
// SVD Line: 5948

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C18) OC1M_3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2M_3  ------------------------------
// SVD Line: 5952

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C18) OC2M_3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_OUTPUT  -------------------------------
// SVD Line: 5903

//  <rtree> SFDITEM_REG__TIM1_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_INPUT  ----------------------------
// SVD Line: 5958

unsigned int TIM1_CCMR1_INPUT __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 5964

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 0) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 5968

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 2) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 5972

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 4) & 0xF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 5976

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 8) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 5980

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 10) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 5984

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 12) & 0xF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_INPUT  --------------------------------
// SVD Line: 5958

//  <rtree> SFDITEM_REG__TIM1_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_OUTPUT  ----------------------------
// SVD Line: 5990

unsigned int TIM1_CCMR2_OUTPUT __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_CC3S  -------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 0) & 0x3), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3FE  ------------------------------
// SVD Line: 5999

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) OC3FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3PE  ------------------------------
// SVD Line: 6003

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) OC3PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3M  -------------------------------
// SVD Line: 6007

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) OC3M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 4) & 0x7), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3CE  ------------------------------
// SVD Line: 6011

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) OC3CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_CC4S  -------------------------------
// SVD Line: 6015

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 8) & 0x3), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4FE  ------------------------------
// SVD Line: 6019

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) OC4FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4PE  ------------------------------
// SVD Line: 6023

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) OC4PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4M  -------------------------------
// SVD Line: 6027

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) OC4M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 12) & 0x7), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4CE  ------------------------------
// SVD Line: 6031

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) OC4CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3M_3  ------------------------------
// SVD Line: 6035

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M_3
//    <name> OC3M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C1C) OC3M_3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.16..16> OC3M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4M_3  ------------------------------
// SVD Line: 6039

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M_3
//    <name> OC4M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C1C) OC4M_3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.24..24> OC4M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_OUTPUT  -------------------------------
// SVD Line: 5990

//  <rtree> SFDITEM_REG__TIM1_CCMR2_OUTPUT
//    <name> CCMR2_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) CCMR2_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_INPUT  ----------------------------
// SVD Line: 6045

unsigned int TIM1_CCMR2_INPUT __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_INPUT_CC3S  -------------------------------
// SVD Line: 6051

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 0) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_INPUT_IC3PSC  ------------------------------
// SVD Line: 6055

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) IC3PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 2) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_IC3F  -------------------------------
// SVD Line: 6059

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) IC3F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 4) & 0xF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_CC4S  -------------------------------
// SVD Line: 6063

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 8) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_INPUT_IC4PSC  ------------------------------
// SVD Line: 6067

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) IC4PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 10) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_IC4F  -------------------------------
// SVD Line: 6071

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) IC4F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 12) & 0xF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_INPUT  --------------------------------
// SVD Line: 6045

//  <rtree> SFDITEM_REG__TIM1_CCMR2_INPUT
//    <name> CCMR2_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) CCMR2_INPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_INPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 6077

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 6082

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 6086

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 6090

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 6094

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 6102

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 6106

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 6110

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 6114

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 6118

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 6122

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 6126

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 6130

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 6134

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 6077

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) CCER </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 6140

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 6145

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 6140

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) CNT </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 6151

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 6156

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 6151

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) PSC </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 6162

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 6168

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 6162

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) ARR </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 6174

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 6180

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C30) REP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_RCR >> 0) & 0xFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 6174

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) RCR </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 6186

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 6191

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 6186

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) CCR1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 6197

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 6202

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) CCR2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 6197

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) CCR2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 6208

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 6213

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) CCR3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 6208

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) CCR3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 6219

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 6224

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) CCR4 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 6219

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) CCR4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 6230

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 6235

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 6239

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) LOCK </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 6243

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) OSSI </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 6247

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) OSSR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 6251

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) BKE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 6255

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) BKP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 6259

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) AOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 6263

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) MOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 6230

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) BDTR </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 5574

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_OUTPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_INPUT </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CR1  --------------------------------
// SVD Line: 6287

unsigned int TIM14_CR1 __AT (0x40002000);



// --------------------------------  Field Item: TIM14_CR1_CEN  -----------------------------------
// SVD Line: 6292

//  <item> SFDITEM_FIELD__TIM14_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_UDIS  -----------------------------------
// SVD Line: 6296

//  <item> SFDITEM_FIELD__TIM14_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_URS  -----------------------------------
// SVD Line: 6300

//  <item> SFDITEM_FIELD__TIM14_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_OPM  -----------------------------------
// SVD Line: 6304

//  <item> SFDITEM_FIELD__TIM14_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002000) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_ARPE  -----------------------------------
// SVD Line: 6308

//  <item> SFDITEM_FIELD__TIM14_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CKD  -----------------------------------
// SVD Line: 6312

//  <item> SFDITEM_FIELD__TIM14_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 8) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR1  -----------------------------------
// SVD Line: 6287

//  <rtree> SFDITEM_REG__TIM14_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) CR1 </i>
//    <loc> ( (unsigned int)((TIM14_CR1 >> 0) & 0xFFFFFFFF), ((TIM14_CR1 = (TIM14_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIER  -------------------------------
// SVD Line: 6318

unsigned int TIM14_DIER __AT (0x4000200C);



// -------------------------------  Field Item: TIM14_DIER_UIE  -----------------------------------
// SVD Line: 6323

//  <item> SFDITEM_FIELD__TIM14_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC1IE  ----------------------------------
// SVD Line: 6327

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIER  -----------------------------------
// SVD Line: 6318

//  <rtree> SFDITEM_REG__TIM14_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) DIER </i>
//    <loc> ( (unsigned int)((TIM14_DIER >> 0) & 0xFFFFFFFF), ((TIM14_DIER = (TIM14_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1IE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_SR  --------------------------------
// SVD Line: 6333

unsigned int TIM14_SR __AT (0x40002010);



// --------------------------------  Field Item: TIM14_SR_UIF  ------------------------------------
// SVD Line: 6338

//  <item> SFDITEM_FIELD__TIM14_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1IF  -----------------------------------
// SVD Line: 6342

//  <item> SFDITEM_FIELD__TIM14_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1OF  -----------------------------------
// SVD Line: 6346

//  <item> SFDITEM_FIELD__TIM14_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_SR  ------------------------------------
// SVD Line: 6333

//  <rtree> SFDITEM_REG__TIM14_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) SR </i>
//    <loc> ( (unsigned int)((TIM14_SR >> 0) & 0xFFFFFFFF), ((TIM14_SR = (TIM14_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1OF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_EGR  --------------------------------
// SVD Line: 6352

unsigned int TIM14_EGR __AT (0x40002014);



// --------------------------------  Field Item: TIM14_EGR_UG  ------------------------------------
// SVD Line: 6358

//  <item> SFDITEM_FIELD__TIM14_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40002014) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC1G  -----------------------------------
// SVD Line: 6363

//  <item> SFDITEM_FIELD__TIM14_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40002014) Capture/Compare 1 Generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_EGR  -----------------------------------
// SVD Line: 6352

//  <rtree> SFDITEM_REG__TIM14_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002014) EGR </i>
//    <loc> ( (unsigned int)((TIM14_EGR >> 0) & 0xFFFFFFFF), ((TIM14_EGR = (TIM14_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC1G </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_OUTPUT  ---------------------------
// SVD Line: 6371

unsigned int TIM14_CCMR1_OUTPUT __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_OUTPUT_CC1S  ------------------------------
// SVD Line: 6376

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 0) & 0x3), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 6380

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1M  ------------------------------
// SVD Line: 6384

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) OC1M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 4) & 0x7), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM14_CCMR1_OUTPUT  -------------------------------
// SVD Line: 6371

//  <rtree> SFDITEM_REG__TIM14_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x7BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_INPUT  ----------------------------
// SVD Line: 6390

unsigned int TIM14_CCMR1_INPUT __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 6396

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 0) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 6400

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 2) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 6404

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 4) & 0xF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM14_CCMR1_INPUT  -------------------------------
// SVD Line: 6390

//  <rtree> SFDITEM_REG__TIM14_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCER  -------------------------------
// SVD Line: 6410

unsigned int TIM14_CCER __AT (0x40002020);



// -------------------------------  Field Item: TIM14_CCER_CC1E  ----------------------------------
// SVD Line: 6415

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1P  ----------------------------------
// SVD Line: 6419

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC1NP  ----------------------------------
// SVD Line: 6423

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCER  -----------------------------------
// SVD Line: 6410

//  <rtree> SFDITEM_REG__TIM14_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) CCER </i>
//    <loc> ( (unsigned int)((TIM14_CCER >> 0) & 0xFFFFFFFF), ((TIM14_CCER = (TIM14_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 6429

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 6434

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 6429

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) CNT </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PSC  --------------------------------
// SVD Line: 6440

unsigned int TIM14_PSC __AT (0x40002028);



// --------------------------------  Field Item: TIM14_PSC_PSC  -----------------------------------
// SVD Line: 6445

//  <item> SFDITEM_FIELD__TIM14_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PSC >> 0) & 0xFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_PSC  -----------------------------------
// SVD Line: 6440

//  <rtree> SFDITEM_REG__TIM14_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) PSC </i>
//    <loc> ( (unsigned int)((TIM14_PSC >> 0) & 0xFFFFFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_ARR  --------------------------------
// SVD Line: 6451

unsigned int TIM14_ARR __AT (0x4000202C);



// --------------------------------  Field Item: TIM14_ARR_ARR  -----------------------------------
// SVD Line: 6457

//  <item> SFDITEM_FIELD__TIM14_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_ARR >> 0) & 0xFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_ARR  -----------------------------------
// SVD Line: 6451

//  <rtree> SFDITEM_REG__TIM14_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) ARR </i>
//    <loc> ( (unsigned int)((TIM14_ARR >> 0) & 0xFFFFFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCR1  -------------------------------
// SVD Line: 6463

unsigned int TIM14_CCR1 __AT (0x40002034);



// -------------------------------  Field Item: TIM14_CCR1_CCR1  ----------------------------------
// SVD Line: 6468

//  <item> SFDITEM_FIELD__TIM14_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CCR1 >> 0) & 0xFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCR1  -----------------------------------
// SVD Line: 6463

//  <rtree> SFDITEM_REG__TIM14_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) CCR1 </i>
//    <loc> ( (unsigned int)((TIM14_CCR1 >> 0) & 0xFFFFFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCR1_CCR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_OR  --------------------------------
// SVD Line: 6474

unsigned int TIM14_OR __AT (0x40002050);



// ------------------------------  Field Item: TIM14_OR_TI1_RMP  ----------------------------------
// SVD Line: 6478

//  <item> SFDITEM_FIELD__TIM14_OR_TI1_RMP
//    <name> TI1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002050) TI1_RMP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_OR >> 0) & 0x3), ((TIM14_OR = (TIM14_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_OR  ------------------------------------
// SVD Line: 6474

//  <rtree> SFDITEM_REG__TIM14_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002050) OR </i>
//    <loc> ( (unsigned int)((TIM14_OR >> 0) & 0xFFFFFFFF), ((TIM14_OR = (TIM14_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_OR_TI1_RMP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 6271

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CR1 </item>
//    <item> SFDITEM_REG__TIM14_DIER </item>
//    <item> SFDITEM_REG__TIM14_SR </item>
//    <item> SFDITEM_REG__TIM14_EGR </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM14_CCER </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PSC </item>
//    <item> SFDITEM_REG__TIM14_ARR </item>
//    <item> SFDITEM_REG__TIM14_CCR1 </item>
//    <item> SFDITEM_REG__TIM14_OR </item>
//  </view>
//  


// ------------------------------  Register Item Address: TK_CR1  ---------------------------------
// SVD Line: 6501

unsigned int TK_CR1 __AT (0x40003800);



// ----------------------------------  Field Item: TK_CR1_EN  -------------------------------------
// SVD Line: 6506

//  <item> SFDITEM_FIELD__TK_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) TK enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TK_CR1_MODE  ------------------------------------
// SVD Line: 6511

//  <item> SFDITEM_FIELD__TK_CR1_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40003800) TK mode select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 1) & 0x3), ((TK_CR1 = (TK_CR1 & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TK_CR1_EXTCMODEN  ----------------------------------
// SVD Line: 6516

//  <item> SFDITEM_FIELD__TK_CR1_EXTCMODEN
//    <name> EXTCMODEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003800) External CMOD enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.3..3> EXTCMODEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TK_CR1_ICOPA  ------------------------------------
// SVD Line: 6521

//  <item> SFDITEM_FIELD__TK_CR1_ICOPA
//    <name> ICOPA </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003800) SIDAC source current or sink current select </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.4..4> ICOPA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR1_COPAMODE  ----------------------------------
// SVD Line: 6526

//  <item> SFDITEM_FIELD__TK_CR1_COPAMODE
//    <name> COPAMODE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003800) Key compensation enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.5..5> COPAMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR1_COPADATA  ----------------------------------
// SVD Line: 6531

//  <item> SFDITEM_FIELD__TK_CR1_COPADATA
//    <name> COPADATA </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40003800) unsensed key output control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 6) & 0x3), ((TK_CR1 = (TK_CR1 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TK_CR1_VCCTKCR  -----------------------------------
// SVD Line: 6536

//  <item> SFDITEM_FIELD__TK_CR1_VCCTKCR
//    <name> VCCTKCR </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40003800) VCCTK voltage select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 8) & 0x7), ((TK_CR1 = (TK_CR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TK_CR1_VCC1CR  -----------------------------------
// SVD Line: 6541

//  <item> SFDITEM_FIELD__TK_CR1_VCC1CR
//    <name> VCC1CR </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40003800) VCC1 voltage select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 11) & 0x7), ((TK_CR1 = (TK_CR1 & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TK_CR1_MIDACSTEP  ----------------------------------
// SVD Line: 6546

//  <item> SFDITEM_FIELD__TK_CR1_MIDACSTEP
//    <name> MIDACSTEP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) MIDAC step select </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.14..14> MIDACSTEP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_CR1_SIDACSTEP  ----------------------------------
// SVD Line: 6551

//  <item> SFDITEM_FIELD__TK_CR1_SIDACSTEP
//    <name> SIDACSTEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) SIDAC step select </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.15..15> SIDACSTEP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TK_CR1_CFT  -------------------------------------
// SVD Line: 6556

//  <item> SFDITEM_FIELD__TK_CR1_CFT
//    <name> CFT </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40003800) CMP OUT filter select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 16) & 0x7), ((TK_CR1 = (TK_CR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TK_CR1_VCCTKEN  -----------------------------------
// SVD Line: 6561

//  <item> SFDITEM_FIELD__TK_CR1_VCCTKEN
//    <name> VCCTKEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40003800) VCCTK voltage enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.19..19> VCCTKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_CR1_INTCMODEN  ----------------------------------
// SVD Line: 6566

//  <item> SFDITEM_FIELD__TK_CR1_INTCMODEN
//    <name> INTCMODEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40003800) Internal CMOD enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.20..20> INTCMODEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR1_CMPHYSEN  ----------------------------------
// SVD Line: 6571

//  <item> SFDITEM_FIELD__TK_CR1_CMPHYSEN
//    <name> CMPHYSEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40003800) CMP hysteresis enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.21..21> CMPHYSEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR1_BUFFEREN  ----------------------------------
// SVD Line: 6576

//  <item> SFDITEM_FIELD__TK_CR1_BUFFEREN
//    <name> BUFFEREN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40003800) Discharge buffer enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR1 ) </loc>
//      <o.22..22> BUFFEREN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TK_CR1_DIV  -------------------------------------
// SVD Line: 6581

//  <item> SFDITEM_FIELD__TK_CR1_DIV
//    <name> DIV </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40003800) PCLK division(TK_CLK) </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 24) & 0x7), ((TK_CR1 = (TK_CR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TK_CR1_STDIV  ------------------------------------
// SVD Line: 6586

//  <item> SFDITEM_FIELD__TK_CR1_STDIV
//    <name> STDIV </name>
//    <rw> 
//    <i> [Bits 29..27] RW (@ 0x40003800) PCLK division(ST_CLK) </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR1 >> 27) & 0x7), ((TK_CR1 = (TK_CR1 & ~(0x7UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_CR1  -------------------------------------
// SVD Line: 6501

//  <rtree> SFDITEM_REG__TK_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) Control register 1 </i>
//    <loc> ( (unsigned int)((TK_CR1 >> 0) & 0xFFFFFFFF), ((TK_CR1 = (TK_CR1 & ~(0x3F7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_CR1_EN </item>
//    <item> SFDITEM_FIELD__TK_CR1_MODE </item>
//    <item> SFDITEM_FIELD__TK_CR1_EXTCMODEN </item>
//    <item> SFDITEM_FIELD__TK_CR1_ICOPA </item>
//    <item> SFDITEM_FIELD__TK_CR1_COPAMODE </item>
//    <item> SFDITEM_FIELD__TK_CR1_COPADATA </item>
//    <item> SFDITEM_FIELD__TK_CR1_VCCTKCR </item>
//    <item> SFDITEM_FIELD__TK_CR1_VCC1CR </item>
//    <item> SFDITEM_FIELD__TK_CR1_MIDACSTEP </item>
//    <item> SFDITEM_FIELD__TK_CR1_SIDACSTEP </item>
//    <item> SFDITEM_FIELD__TK_CR1_CFT </item>
//    <item> SFDITEM_FIELD__TK_CR1_VCCTKEN </item>
//    <item> SFDITEM_FIELD__TK_CR1_INTCMODEN </item>
//    <item> SFDITEM_FIELD__TK_CR1_CMPHYSEN </item>
//    <item> SFDITEM_FIELD__TK_CR1_BUFFEREN </item>
//    <item> SFDITEM_FIELD__TK_CR1_DIV </item>
//    <item> SFDITEM_FIELD__TK_CR1_STDIV </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_CR2  ---------------------------------
// SVD Line: 6593

unsigned int TK_CR2 __AT (0x40003804);



// --------------------------------  Field Item: TK_CR2_START  ------------------------------------
// SVD Line: 6598

//  <item> SFDITEM_FIELD__TK_CR2_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) Sense start </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.0..0> START
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TK_CR2_RSTB  ------------------------------------
// SVD Line: 6603

//  <item> SFDITEM_FIELD__TK_CR2_RSTB
//    <name> RSTB </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) Counter reset </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.1..1> RSTB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TK_CR2_SWCTRL  -----------------------------------
// SVD Line: 6608

//  <item> SFDITEM_FIELD__TK_CR2_SWCTRL
//    <name> SWCTRL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) TK_SW control </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.2..2> SWCTRL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR2_CMODCHRG  ----------------------------------
// SVD Line: 6613

//  <item> SFDITEM_FIELD__TK_CR2_CMODCHRG
//    <name> CMODCHRG </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003804) CMOD charge enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.3..3> CMODCHRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_CR2_CMODDISCH  ----------------------------------
// SVD Line: 6618

//  <item> SFDITEM_FIELD__TK_CR2_CMODDISCH
//    <name> CMODDISCH </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003804) CMOD discharge enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.4..4> CMODDISCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR2_MIDACEN  -----------------------------------
// SVD Line: 6623

//  <item> SFDITEM_FIELD__TK_CR2_MIDACEN
//    <name> MIDACEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Main IDAC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.5..5> MIDACEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_CR2_SIDACEN  -----------------------------------
// SVD Line: 6628

//  <item> SFDITEM_FIELD__TK_CR2_SIDACEN
//    <name> SIDACEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) Slave IDAC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.6..6> SIDACEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_CR2_CMODVTINIT  ---------------------------------
// SVD Line: 6633

//  <item> SFDITEM_FIELD__TK_CR2_CMODVTINIT
//    <name> CMODVTINIT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) The voltage of CMOD initialization </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.7..7> CMODVTINIT
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TK_CR2_PWMM  ------------------------------------
// SVD Line: 6638

//  <item> SFDITEM_FIELD__TK_CR2_PWMM
//    <name> PWMM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003804) PWM mode select </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.8..8> PWMM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_CR2_CTRLSOURCE  ---------------------------------
// SVD Line: 6643

//  <item> SFDITEM_FIELD__TK_CR2_CTRLSOURCE
//    <name> CTRLSOURCE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003804) Software or hardware select </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.9..9> CTRLSOURCE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_CR2_LPABNORMAL  ---------------------------------
// SVD Line: 6648

//  <item> SFDITEM_FIELD__TK_CR2_LPABNORMAL
//    <name> LPABNORMAL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003804) Lowpower wake up control </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.10..10> LPABNORMAL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TK_CR2_CSA_DISCH_SEL  --------------------------------
// SVD Line: 6653

//  <item> SFDITEM_FIELD__TK_CR2_CSA_DISCH_SEL
//    <name> CSA_DISCH_SEL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003804) CMOD discharge select in CSA mode </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.11..11> CSA_DISCH_SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TK_CR2_SHORTSW_NUM  ---------------------------------
// SVD Line: 6658

//  <item> SFDITEM_FIELD__TK_CR2_SHORTSW_NUM
//    <name> SHORTSW_NUM </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40003804) Short switch times of hardware mode in CSD mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR2 >> 12) & 0x3), ((TK_CR2 = (TK_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TK_CR2_LPEN  ------------------------------------
// SVD Line: 6663

//  <item> SFDITEM_FIELD__TK_CR2_LPEN
//    <name> LPEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003804) Lowpower wake up enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_CR2 ) </loc>
//      <o.14..14> LPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TK_CR2_KVREF  ------------------------------------
// SVD Line: 6668

//  <item> SFDITEM_FIELD__TK_CR2_KVREF
//    <name> KVREF </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40003804) Reference voltage select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR2 >> 16) & 0x3), ((TK_CR2 = (TK_CR2 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TK_CR2_KVREF_CSA_TARGET  ------------------------------
// SVD Line: 6673

//  <item> SFDITEM_FIELD__TK_CR2_KVREF_CSA_TARGET
//    <name> KVREF_CSA_TARGET </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40003804) Vref charging target value in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR2 >> 18) & 0x3), ((TK_CR2 = (TK_CR2 & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TK_CR2_LFSRW  ------------------------------------
// SVD Line: 6678

//  <item> SFDITEM_FIELD__TK_CR2_LFSRW
//    <name> LFSRW </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40003804) LFSR valid bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_CR2 >> 20) & 0xF), ((TK_CR2 = (TK_CR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_CR2  -------------------------------------
// SVD Line: 6593

//  <rtree> SFDITEM_REG__TK_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) Control register 2 </i>
//    <loc> ( (unsigned int)((TK_CR2 >> 0) & 0xFFFFFFFF), ((TK_CR2 = (TK_CR2 & ~(0xFF7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_CR2_START </item>
//    <item> SFDITEM_FIELD__TK_CR2_RSTB </item>
//    <item> SFDITEM_FIELD__TK_CR2_SWCTRL </item>
//    <item> SFDITEM_FIELD__TK_CR2_CMODCHRG </item>
//    <item> SFDITEM_FIELD__TK_CR2_CMODDISCH </item>
//    <item> SFDITEM_FIELD__TK_CR2_MIDACEN </item>
//    <item> SFDITEM_FIELD__TK_CR2_SIDACEN </item>
//    <item> SFDITEM_FIELD__TK_CR2_CMODVTINIT </item>
//    <item> SFDITEM_FIELD__TK_CR2_PWMM </item>
//    <item> SFDITEM_FIELD__TK_CR2_CTRLSOURCE </item>
//    <item> SFDITEM_FIELD__TK_CR2_LPABNORMAL </item>
//    <item> SFDITEM_FIELD__TK_CR2_CSA_DISCH_SEL </item>
//    <item> SFDITEM_FIELD__TK_CR2_SHORTSW_NUM </item>
//    <item> SFDITEM_FIELD__TK_CR2_LPEN </item>
//    <item> SFDITEM_FIELD__TK_CR2_KVREF </item>
//    <item> SFDITEM_FIELD__TK_CR2_KVREF_CSA_TARGET </item>
//    <item> SFDITEM_FIELD__TK_CR2_LFSRW </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TK_IDACR  --------------------------------
// SVD Line: 6685

unsigned int TK_IDACR __AT (0x40003808);



// -------------------------------  Field Item: TK_IDACR_MIDAC  -----------------------------------
// SVD Line: 6690

//  <item> SFDITEM_FIELD__TK_IDACR_MIDAC
//    <name> MIDAC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003808) Main IDAC configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_IDACR >> 0) & 0xFF), ((TK_IDACR = (TK_IDACR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TK_IDACR_SIDAC  -----------------------------------
// SVD Line: 6695

//  <item> SFDITEM_FIELD__TK_IDACR_SIDAC
//    <name> SIDAC </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40003808) Slave IDAC configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_IDACR >> 16) & 0xFF), ((TK_IDACR = (TK_IDACR & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TK_IDACR_SIDAC_CSA_TARGET  -----------------------------
// SVD Line: 6700

//  <item> SFDITEM_FIELD__TK_IDACR_SIDAC_CSA_TARGET
//    <name> SIDAC_CSA_TARGET </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40003808) SIDAC target value in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_IDACR >> 24) & 0xFF), ((TK_IDACR = (TK_IDACR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TK_IDACR  ------------------------------------
// SVD Line: 6685

//  <rtree> SFDITEM_REG__TK_IDACR
//    <name> IDACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) IDAC Control register </i>
//    <loc> ( (unsigned int)((TK_IDACR >> 0) & 0xFFFFFFFF), ((TK_IDACR = (TK_IDACR & ~(0xFFFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_IDACR_MIDAC </item>
//    <item> SFDITEM_FIELD__TK_IDACR_SIDAC </item>
//    <item> SFDITEM_FIELD__TK_IDACR_SIDAC_CSA_TARGET </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_KR  ----------------------------------
// SVD Line: 6707

unsigned int TK_KR __AT (0x4000380C);



// ----------------------------------  Field Item: TK_KR_KEN  -------------------------------------
// SVD Line: 6712

//  <item> SFDITEM_FIELD__TK_KR_KEN
//    <name> KEN </name>
//    <rw> 
//    <i> [Bits 25..0] RW (@ 0x4000380C) Sense function enable </i>
//    <edit> 
//      <loc> ( (unsigned int)((TK_KR >> 0) & 0x3FFFFFF), ((TK_KR = (TK_KR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Register RTree: TK_KR  -------------------------------------
// SVD Line: 6707

//  <rtree> SFDITEM_REG__TK_KR
//    <name> KR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) Key enable register </i>
//    <loc> ( (unsigned int)((TK_KR >> 0) & 0xFFFFFFFF), ((TK_KR = (TK_KR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_KR_KEN </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_CSR  ---------------------------------
// SVD Line: 6719

unsigned int TK_CSR __AT (0x40003810);



// ---------------------------------  Field Item: TK_CSR_CHS  -------------------------------------
// SVD Line: 6724

//  <item> SFDITEM_FIELD__TK_CSR_CHS
//    <name> CHS </name>
//    <rw> 
//    <i> [Bits 25..0] RW (@ 0x40003810) Sense key select </i>
//    <edit> 
//      <loc> ( (unsigned int)((TK_CSR >> 0) & 0x3FFFFFF), ((TK_CSR = (TK_CSR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_CSR  -------------------------------------
// SVD Line: 6719

//  <rtree> SFDITEM_REG__TK_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) Channel Select register </i>
//    <loc> ( (unsigned int)((TK_CSR >> 0) & 0xFFFFFFFF), ((TK_CSR = (TK_CSR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_CSR_CHS </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_UCR  ---------------------------------
// SVD Line: 6731

unsigned int TK_UCR __AT (0x40003814);



// ------------------------------  Field Item: TK_UCR_COPAMODEIO  ---------------------------------
// SVD Line: 6736

//  <item> SFDITEM_FIELD__TK_UCR_COPAMODEIO
//    <name> COPAMODEIO </name>
//    <rw> 
//    <i> [Bits 25..0] RW (@ 0x40003814) IO compensation enable </i>
//    <edit> 
//      <loc> ( (unsigned int)((TK_UCR >> 0) & 0x3FFFFFF), ((TK_UCR = (TK_UCR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_UCR  -------------------------------------
// SVD Line: 6731

//  <rtree> SFDITEM_REG__TK_UCR
//    <name> UCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003814) Unsel Control register </i>
//    <loc> ( (unsigned int)((TK_UCR >> 0) & 0xFFFFFFFF), ((TK_UCR = (TK_UCR & ~(0x3FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_UCR_COPAMODEIO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TK_STR1  ---------------------------------
// SVD Line: 6743

unsigned int TK_STR1 __AT (0x40003818);



// -------------------------------  Field Item: TK_STR1_SETTIME  ----------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__TK_STR1_SETTIME
//    <name> SETTIME </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40003818) Voltage building time in CSA mode or short switch time in CSD mode or discharge time in PCI mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_STR1 >> 0) & 0x3FF), ((TK_STR1 = (TK_STR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TK_STR1_VTINITTIME  ---------------------------------
// SVD Line: 6753

//  <item> SFDITEM_FIELD__TK_STR1_VTINITTIME
//    <name> VTINITTIME </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40003818) CMOD dischsrge time in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_STR1 >> 16) & 0xFF), ((TK_STR1 = (TK_STR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_STR1  ------------------------------------
// SVD Line: 6743

//  <rtree> SFDITEM_REG__TK_STR1
//    <name> STR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003818) Stable Time register 1 </i>
//    <loc> ( (unsigned int)((TK_STR1 >> 0) & 0xFFFFFFFF), ((TK_STR1 = (TK_STR1 & ~(0xFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_STR1_SETTIME </item>
//    <item> SFDITEM_FIELD__TK_STR1_VTINITTIME </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TK_STR2  ---------------------------------
// SVD Line: 6760

unsigned int TK_STR2 __AT (0x4000381C);



// ---------------------------  Field Item: TK_STR2_VREF_MIDAC_TIME  ------------------------------
// SVD Line: 6765

//  <item> SFDITEM_FIELD__TK_STR2_VREF_MIDAC_TIME
//    <name> VREF_MIDAC_TIME </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4000381C) VREF or MIDAC stabilization time in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_STR2 >> 0) & 0x1F), ((TK_STR2 = (TK_STR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TK_STR2_DISCH_CHRG_TIME  ------------------------------
// SVD Line: 6770

//  <item> SFDITEM_FIELD__TK_STR2_DISCH_CHRG_TIME
//    <name> DISCH_CHRG_TIME </name>
//    <rw> 
//    <i> [Bits 14..8] RW (@ 0x4000381C) CMOD discharging or charging time in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_STR2 >> 8) & 0x7F), ((TK_STR2 = (TK_STR2 & ~(0x7FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TK_STR2_SIDACTIME  ---------------------------------
// SVD Line: 6775

//  <item> SFDITEM_FIELD__TK_STR2_SIDACTIME
//    <name> SIDACTIME </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x4000381C) SIDAC stabilization time in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_STR2 >> 16) & 0x1F), ((TK_STR2 = (TK_STR2 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TK_STR2_BEFORE_SW_TIME  -------------------------------
// SVD Line: 6780

//  <item> SFDITEM_FIELD__TK_STR2_BEFORE_SW_TIME
//    <name> BEFORE_SW_TIME </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4000381C) From setting SIDACEN to switching TK_SW time in CSA mode or from clearing CMODDISCH to switching TK_SW time in PCI mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_STR2 >> 24) & 0xF), ((TK_STR2 = (TK_STR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TK_STR2_CHRG_SIDACEN_TIME  -----------------------------
// SVD Line: 6785

//  <item> SFDITEM_FIELD__TK_STR2_CHRG_SIDACEN_TIME
//    <name> CHRG_SIDACEN_TIME </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4000381C) From clearing CMODCHRG to setting SIDACEN time in CSA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_STR2 >> 28) & 0x3), ((TK_STR2 = (TK_STR2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_STR2  ------------------------------------
// SVD Line: 6760

//  <rtree> SFDITEM_REG__TK_STR2
//    <name> STR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) Stable Time register 2 </i>
//    <loc> ( (unsigned int)((TK_STR2 >> 0) & 0xFFFFFFFF), ((TK_STR2 = (TK_STR2 & ~(0x3F1F7F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F1F7F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_STR2_VREF_MIDAC_TIME </item>
//    <item> SFDITEM_FIELD__TK_STR2_DISCH_CHRG_TIME </item>
//    <item> SFDITEM_FIELD__TK_STR2_SIDACTIME </item>
//    <item> SFDITEM_FIELD__TK_STR2_BEFORE_SW_TIME </item>
//    <item> SFDITEM_FIELD__TK_STR2_CHRG_SIDACEN_TIME </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_WR  ----------------------------------
// SVD Line: 6792

unsigned int TK_WR __AT (0x40003820);



// ----------------------------------  Field Item: TK_WR_WIN  -------------------------------------
// SVD Line: 6797

//  <item> SFDITEM_FIELD__TK_WR_WIN
//    <name> WIN </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003820) Window time </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_WR >> 0) & 0xFFFF), ((TK_WR = (TK_WR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Register RTree: TK_WR  -------------------------------------
// SVD Line: 6792

//  <rtree> SFDITEM_REG__TK_WR
//    <name> WR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) Window register </i>
//    <loc> ( (unsigned int)((TK_WR >> 0) & 0xFFFFFFFF), ((TK_WR = (TK_WR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_WR_WIN </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_SDR  ---------------------------------
// SVD Line: 6804

unsigned int TK_SDR __AT (0x40003824);



// --------------------------------  Field Item: TK_SDR_SWDIV  ------------------------------------
// SVD Line: 6809

//  <item> SFDITEM_FIELD__TK_SDR_SWDIV
//    <name> SWDIV </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40003824) TK_CLK division(TK_SW) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_SDR >> 0) & 0x1FF), ((TK_SDR = (TK_SDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_SDR  -------------------------------------
// SVD Line: 6804

//  <rtree> SFDITEM_REG__TK_SDR
//    <name> SDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003824) Switch Divide register </i>
//    <loc> ( (unsigned int)((TK_SDR >> 0) & 0xFFFFFFFF), ((TK_SDR = (TK_SDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_SDR_SWDIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TK_PRSR  ---------------------------------
// SVD Line: 6816

unsigned int TK_PRSR __AT (0x40003828);



// --------------------------------  Field Item: TK_PRSR_LFSRP  -----------------------------------
// SVD Line: 6821

//  <item> SFDITEM_FIELD__TK_PRSR_LFSRP
//    <name> LFSRP </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003828) LFSR polynomial </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_PRSR >> 0) & 0xFFFF), ((TK_PRSR = (TK_PRSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TK_PRSR_SEED  ------------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__TK_PRSR_SEED
//    <name> SEED </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40003828) LFSR seed </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_PRSR >> 16) & 0xFFFF), ((TK_PRSR = (TK_PRSR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_PRSR  ------------------------------------
// SVD Line: 6816

//  <rtree> SFDITEM_REG__TK_PRSR
//    <name> PRSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003828) Pseudo Random Sequence register </i>
//    <loc> ( (unsigned int)((TK_PRSR >> 0) & 0xFFFFFFFF), ((TK_PRSR = (TK_PRSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_PRSR_LFSRP </item>
//    <item> SFDITEM_FIELD__TK_PRSR_SEED </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_DR  ----------------------------------
// SVD Line: 6833

unsigned int TK_DR __AT (0x4000382C);



// ---------------------------------  Field Item: TK_DR_DATA  -------------------------------------
// SVD Line: 6838

//  <item> SFDITEM_FIELD__TK_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000382C) Sense data </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Register RTree: TK_DR  -------------------------------------
// SVD Line: 6833

//  <rtree> SFDITEM_REG__TK_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000382C) Data register </i>
//    <loc> ( (unsigned int)((TK_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TK_DR_DATA </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_SR  ----------------------------------
// SVD Line: 6846

unsigned int TK_SR __AT (0x40003830);



// -------------------------------  Field Item: TK_SR_SENSEDONE  ----------------------------------
// SVD Line: 6851

//  <item> SFDITEM_FIELD__TK_SR_SENSEDONE
//    <name> SENSEDONE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003830) Sense finished </i>
//    <check> 
//      <loc> ( (unsigned int) TK_SR ) </loc>
//      <o.0..0> SENSEDONE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TK_SR_CMPOUT  ------------------------------------
// SVD Line: 6857

//  <item> SFDITEM_FIELD__TK_SR_CMPOUT
//    <name> CMPOUT </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003830) CMP output </i>
//    <check> 
//      <loc> ( (unsigned int) TK_SR ) </loc>
//      <o.1..1> CMPOUT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_SR_SHORTSWERR  ----------------------------------
// SVD Line: 6863

//  <item> SFDITEM_FIELD__TK_SR_SHORTSWERR
//    <name> SHORTSWERR </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003830) Short switch error of hardware in CSD mode </i>
//    <check> 
//      <loc> ( (unsigned int) TK_SR ) </loc>
//      <o.2..2> SHORTSWERR
//    </check>
//  </item>
//  


// ----------------------------------  Register RTree: TK_SR  -------------------------------------
// SVD Line: 6846

//  <rtree> SFDITEM_REG__TK_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003830) Status register </i>
//    <loc> ( (unsigned int)((TK_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TK_SR_SENSEDONE </item>
//    <item> SFDITEM_FIELD__TK_SR_CMPOUT </item>
//    <item> SFDITEM_FIELD__TK_SR_SHORTSWERR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_IER  ---------------------------------
// SVD Line: 6871

unsigned int TK_IER __AT (0x40003834);



// -------------------------------  Field Item: TK_IER_EVTINTEN  ----------------------------------
// SVD Line: 6876

//  <item> SFDITEM_FIELD__TK_IER_EVTINTEN
//    <name> EVTINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003834) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_IER ) </loc>
//      <o.0..0> EVTINTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TK_IER_ERRINTEN  ----------------------------------
// SVD Line: 6881

//  <item> SFDITEM_FIELD__TK_IER_ERRINTEN
//    <name> ERRINTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003834) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TK_IER ) </loc>
//      <o.1..1> ERRINTEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TK_IER  -------------------------------------
// SVD Line: 6871

//  <rtree> SFDITEM_REG__TK_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003834) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TK_IER >> 0) & 0xFFFFFFFF), ((TK_IER = (TK_IER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_IER_EVTINTEN </item>
//    <item> SFDITEM_FIELD__TK_IER_ERRINTEN </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_ICR  ---------------------------------
// SVD Line: 6888

unsigned int TK_ICR __AT (0x40003838);



// ------------------------------  Field Item: TK_ICR_EVTINTCLR  ----------------------------------
// SVD Line: 6893

//  <item> SFDITEM_FIELD__TK_ICR_EVTINTCLR
//    <name> EVTINTCLR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003838) Event interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) TK_ICR ) </loc>
//      <o.0..0> EVTINTCLR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TK_ICR_ERRINTCLR  ----------------------------------
// SVD Line: 6898

//  <item> SFDITEM_FIELD__TK_ICR_ERRINTCLR
//    <name> ERRINTCLR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003838) Error interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) TK_ICR ) </loc>
//      <o.1..1> ERRINTCLR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TK_ICR  -------------------------------------
// SVD Line: 6888

//  <rtree> SFDITEM_REG__TK_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003838) Interrupt clear register </i>
//    <loc> ( (unsigned int)((TK_ICR >> 0) & 0xFFFFFFFF), ((TK_ICR = (TK_ICR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_ICR_EVTINTCLR </item>
//    <item> SFDITEM_FIELD__TK_ICR_ERRINTCLR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_CDR  ---------------------------------
// SVD Line: 6905

unsigned int TK_CDR __AT (0x4000383C);



// --------------------------------  Field Item: TK_CDR_CDATA  ------------------------------------
// SVD Line: 6910

//  <item> SFDITEM_FIELD__TK_CDR_CDATA
//    <name> CDATA </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000383C) Compare data in lowpower </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_CDR >> 0) & 0xFFFF), ((TK_CDR = (TK_CDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_CDR  -------------------------------------
// SVD Line: 6905

//  <rtree> SFDITEM_REG__TK_CDR
//    <name> CDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000383C) Compare Data register </i>
//    <loc> ( (unsigned int)((TK_CDR >> 0) & 0xFFFFFFFF), ((TK_CDR = (TK_CDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_CDR_CDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TK_LPDR  ---------------------------------
// SVD Line: 6917

unsigned int TK_LPDR __AT (0x40003840);



// -----------------------------  Field Item: TK_LPDR_NORMALDELTA  --------------------------------
// SVD Line: 6922

//  <item> SFDITEM_FIELD__TK_LPDR_NORMALDELTA
//    <name> NORMALDELTA </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40003840) Delta1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_LPDR >> 0) & 0x3FF), ((TK_LPDR = (TK_LPDR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TK_LPDR_ABNORMALDELTA  -------------------------------
// SVD Line: 6927

//  <item> SFDITEM_FIELD__TK_LPDR_ABNORMALDELTA
//    <name> ABNORMALDELTA </name>
//    <rw> 
//    <i> [Bits 25..16] RW (@ 0x40003840) Delta2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_LPDR >> 16) & 0x3FF), ((TK_LPDR = (TK_LPDR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_LPDR  ------------------------------------
// SVD Line: 6917

//  <rtree> SFDITEM_REG__TK_LPDR
//    <name> LPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003840) Lowpower Delta register </i>
//    <loc> ( (unsigned int)((TK_LPDR >> 0) & 0xFFFFFFFF), ((TK_LPDR = (TK_LPDR & ~(0x3FF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_LPDR_NORMALDELTA </item>
//    <item> SFDITEM_FIELD__TK_LPDR_ABNORMALDELTA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TK_LPTR  ---------------------------------
// SVD Line: 6934

unsigned int TK_LPTR __AT (0x40003844);



// -------------------------------  Field Item: TK_LPTR_LPWAIT  -----------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__TK_LPTR_LPWAIT
//    <name> LPWAIT </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40003844) Wait time in lowpower </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_LPTR >> 0) & 0x7F), ((TK_LPTR = (TK_LPTR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_LPTR  ------------------------------------
// SVD Line: 6934

//  <rtree> SFDITEM_REG__TK_LPTR
//    <name> LPTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003844) Lowpower Time register </i>
//    <loc> ( (unsigned int)((TK_LPTR >> 0) & 0xFFFFFFFF), ((TK_LPTR = (TK_LPTR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_LPTR_LPWAIT </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_OPR  ---------------------------------
// SVD Line: 6946

unsigned int TK_OPR __AT (0x40003848);



// ----------------------------------  Field Item: TK_OPR_OP  -------------------------------------
// SVD Line: 6950

//  <item> SFDITEM_FIELD__TK_OPR_OP
//    <name> OP </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40003848) CMP control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_OPR >> 0) & 0x3F), ((TK_OPR = (TK_OPR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_OPR  -------------------------------------
// SVD Line: 6946

//  <rtree> SFDITEM_REG__TK_OPR
//    <name> OPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003848) OPR </i>
//    <loc> ( (unsigned int)((TK_OPR >> 0) & 0xFFFFFFFF), ((TK_OPR = (TK_OPR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_OPR_OP </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_TR  ----------------------------------
// SVD Line: 6957

unsigned int TK_TR __AT (0x4000384C);



// ---------------------------------  Field Item: TK_TR_TMODE  ------------------------------------
// SVD Line: 6961

//  <item> SFDITEM_FIELD__TK_TR_TMODE
//    <name> TMODE </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4000384C) Test mode select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_TR >> 0) & 0x7), ((TK_TR = (TK_TR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TK_TR_DBGSEL  ------------------------------------
// SVD Line: 6966

//  <item> SFDITEM_FIELD__TK_TR_DBGSEL
//    <name> DBGSEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4000384C) Debug signal select </i>
//    <edit> 
//      <loc> ( (unsigned char)((TK_TR >> 16) & 0xF), ((TK_TR = (TK_TR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Register RTree: TK_TR  -------------------------------------
// SVD Line: 6957

//  <rtree> SFDITEM_REG__TK_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000384C) TR </i>
//    <loc> ( (unsigned int)((TK_TR >> 0) & 0xFFFFFFFF), ((TK_TR = (TK_TR & ~(0xF0007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TK_TR_TMODE </item>
//    <item> SFDITEM_FIELD__TK_TR_DBGSEL </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: TK_DDR  ---------------------------------
// SVD Line: 6973

unsigned int TK_DDR __AT (0x40003850);



// -----------------------------  Field Item: TK_DDR_SHORTSW_DATA  --------------------------------
// SVD Line: 6977

//  <item> SFDITEM_FIELD__TK_DDR_SHORTSW_DATA
//    <name> SHORTSW_DATA </name>
//    <r> 
//    <i> [Bits 9..0] RO (@ 0x40003850) Short switch data in CSD mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((TK_DDR >> 0) & 0x3FF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TK_DDR  -------------------------------------
// SVD Line: 6973

//  <rtree> SFDITEM_REG__TK_DDR
//    <name> DDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003850) DDR </i>
//    <loc> ( (unsigned int)((TK_DDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TK_DDR_SHORTSW_DATA </item>
//  </rtree>
//  


// -----------------------------------  Peripheral View: TK  --------------------------------------
// SVD Line: 6486

//  <view> TK
//    <name> TK </name>
//    <item> SFDITEM_REG__TK_CR1 </item>
//    <item> SFDITEM_REG__TK_CR2 </item>
//    <item> SFDITEM_REG__TK_IDACR </item>
//    <item> SFDITEM_REG__TK_KR </item>
//    <item> SFDITEM_REG__TK_CSR </item>
//    <item> SFDITEM_REG__TK_UCR </item>
//    <item> SFDITEM_REG__TK_STR1 </item>
//    <item> SFDITEM_REG__TK_STR2 </item>
//    <item> SFDITEM_REG__TK_WR </item>
//    <item> SFDITEM_REG__TK_SDR </item>
//    <item> SFDITEM_REG__TK_PRSR </item>
//    <item> SFDITEM_REG__TK_DR </item>
//    <item> SFDITEM_REG__TK_SR </item>
//    <item> SFDITEM_REG__TK_IER </item>
//    <item> SFDITEM_REG__TK_ICR </item>
//    <item> SFDITEM_REG__TK_CDR </item>
//    <item> SFDITEM_REG__TK_LPDR </item>
//    <item> SFDITEM_REG__TK_LPTR </item>
//    <item> SFDITEM_REG__TK_OPR </item>
//    <item> SFDITEM_REG__TK_TR </item>
//    <item> SFDITEM_REG__TK_DDR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART1_DR  --------------------------------
// SVD Line: 7003

unsigned int UART1_DR __AT (0x40004400);



// ---------------------------------  Field Item: UART1_DR_DR  ------------------------------------
// SVD Line: 7008

//  <item> SFDITEM_FIELD__UART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004400) Receive/send data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART1_DR >> 0) & 0x1FF), ((UART1_DR = (UART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_DR  ------------------------------------
// SVD Line: 7003

//  <rtree> SFDITEM_REG__UART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Data register </i>
//    <loc> ( (unsigned int)((UART1_DR >> 0) & 0xFFFFFFFF), ((UART1_DR = (UART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_BRR  --------------------------------
// SVD Line: 7015

unsigned int UART1_BRR __AT (0x40004404);



// --------------------------------  Field Item: UART1_BRR_BRR  -----------------------------------
// SVD Line: 7020

//  <item> SFDITEM_FIELD__UART1_BRR_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004404) Baud rate register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART1_BRR >> 0) & 0xFFFF), ((UART1_BRR = (UART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_BRR  -----------------------------------
// SVD Line: 7015

//  <rtree> SFDITEM_REG__UART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Baud rate register </i>
//    <loc> ( (unsigned int)((UART1_BRR >> 0) & 0xFFFFFFFF), ((UART1_BRR = (UART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_BRR_BRR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART1_SR  --------------------------------
// SVD Line: 7027

unsigned int UART1_SR __AT (0x40004410);



// --------------------------------  Field Item: UART1_SR_RXNE  -----------------------------------
// SVD Line: 7032

//  <item> SFDITEM_FIELD__UART1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004410) Receive register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_ORE  ------------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__UART1_SR_ORE
//    <name> ORE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004410) Overrun error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.1..1> ORE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_SR_PE  ------------------------------------
// SVD Line: 7043

//  <item> SFDITEM_FIELD__UART1_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004410) Parity Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.2..2> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_SR_FE  ------------------------------------
// SVD Line: 7048

//  <item> SFDITEM_FIELD__UART1_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004410) Framing Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.3..3> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_BRI  ------------------------------------
// SVD Line: 7053

//  <item> SFDITEM_FIELD__UART1_SR_BRI
//    <name> BRI </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004410) Break Interrupt bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.4..4> BRI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_TDRE  -----------------------------------
// SVD Line: 7058

//  <item> SFDITEM_FIELD__UART1_SR_TDRE
//    <name> TDRE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40004410) Transmit Holding Register Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.5..5> TDRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_TXE  ------------------------------------
// SVD Line: 7064

//  <item> SFDITEM_FIELD__UART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40004410) Transmitter Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.6..6> TXE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_SR_ADDR_RCVD  ---------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__UART1_SR_ADDR_RCVD
//    <name> ADDR_RCVD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Address Received Bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.8..8> ADDR_RCVD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_BUSY  -----------------------------------
// SVD Line: 7075

//  <item> SFDITEM_FIELD__UART1_SR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40004410) UART Busy </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.9..9> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART1_SR_BUSY_ERR  ---------------------------------
// SVD Line: 7081

//  <item> SFDITEM_FIELD__UART1_SR_BUSY_ERR
//    <name> BUSY_ERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004410) Busy Detect Error </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.10..10> BUSY_ERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_SR  ------------------------------------
// SVD Line: 7027

//  <rtree> SFDITEM_REG__UART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Status register </i>
//    <loc> ( (unsigned int)((UART1_SR >> 0) & 0xFFFFFFFF), ((UART1_SR = (UART1_SR & ~(0x51EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART1_SR_PE </item>
//    <item> SFDITEM_FIELD__UART1_SR_FE </item>
//    <item> SFDITEM_FIELD__UART1_SR_BRI </item>
//    <item> SFDITEM_FIELD__UART1_SR_TDRE </item>
//    <item> SFDITEM_FIELD__UART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART1_SR_ADDR_RCVD </item>
//    <item> SFDITEM_FIELD__UART1_SR_BUSY </item>
//    <item> SFDITEM_FIELD__UART1_SR_BUSY_ERR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_CR1  --------------------------------
// SVD Line: 7088

unsigned int UART1_CR1 __AT (0x40004414);



// ---------------------------------  Field Item: UART1_CR1_M  ------------------------------------
// SVD Line: 7093

//  <item> SFDITEM_FIELD__UART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40004414) Data Length Select </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_CR1 >> 0) & 0x3), ((UART1_CR1 = (UART1_CR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR1_STOP  -----------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__UART1_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004414) Number of stop bits </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.2..2> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_PCE  -----------------------------------
// SVD Line: 7103

//  <item> SFDITEM_FIELD__UART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004414) Parity Enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.3..3> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_PS  ------------------------------------
// SVD Line: 7108

//  <item> SFDITEM_FIELD__UART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004414) Even Parity Select </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.4..4> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_SP  ------------------------------------
// SVD Line: 7113

//  <item> SFDITEM_FIELD__UART1_CR1_SP
//    <name> SP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004414) Stick Parity </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.5..5> SP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_SBK  -----------------------------------
// SVD Line: 7118

//  <item> SFDITEM_FIELD__UART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) Send Break </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.6..6> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR1_SWAP  -----------------------------------
// SVD Line: 7123

//  <item> SFDITEM_FIELD__UART1_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004414) TX/RX pin swap </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.8..8> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_CR1_MSBFIRST  ---------------------------------
// SVD Line: 7128

//  <item> SFDITEM_FIELD__UART1_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004414) MSB first mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.9..9> MSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR1  -----------------------------------
// SVD Line: 7088

//  <rtree> SFDITEM_REG__UART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Control register 1 </i>
//    <loc> ( (unsigned int)((UART1_CR1 >> 0) & 0xFFFFFFFF), ((UART1_CR1 = (UART1_CR1 & ~(0x37FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x37F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR1_M </item>
//    <item> SFDITEM_FIELD__UART1_CR1_STOP </item>
//    <item> SFDITEM_FIELD__UART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART1_CR1_SP </item>
//    <item> SFDITEM_FIELD__UART1_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART1_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__UART1_CR1_MSBFIRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_CR2  --------------------------------
// SVD Line: 7135

unsigned int UART1_CR2 __AT (0x40004418);



// ------------------------------  Field Item: UART1_CR2_RXNEIE  ----------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__UART1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004418) Enable Received Data Available Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.0..0> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART1_CR2_TDREIE  ----------------------------------
// SVD Line: 7145

//  <item> SFDITEM_FIELD__UART1_CR2_TDREIE
//    <name> TDREIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004418) Enable Transmit Holding Register Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.1..1> TDREIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR2_LSIE  -----------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__UART1_CR2_LSIE
//    <name> LSIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004418) Enable Receiver Line Status Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.2..2> LSIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_CR2_BUSYERRIE  --------------------------------
// SVD Line: 7155

//  <item> SFDITEM_FIELD__UART1_CR2_BUSYERRIE
//    <name> BUSYERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004418) Enable Busyerr state interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.3..3> BUSYERRIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR2  -----------------------------------
// SVD Line: 7135

//  <rtree> SFDITEM_REG__UART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Control register 2 </i>
//    <loc> ( (unsigned int)((UART1_CR2 >> 0) & 0xFFFFFFFF), ((UART1_CR2 = (UART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_TDREIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_LSIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_BUSYERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_CR3  --------------------------------
// SVD Line: 7162

unsigned int UART1_CR3 __AT (0x4000441C);



// --------------------------------  Field Item: UART1_CR3_M_E  -----------------------------------
// SVD Line: 7167

//  <item> SFDITEM_FIELD__UART1_CR3_M_E
//    <name> M_E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000441C) Extension for DLS </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.0..0> M_E
//    </check>
//  </item>
//  


// ----------------------------  Field Item: UART1_CR3_ADDR_MATCH  --------------------------------
// SVD Line: 7172

//  <item> SFDITEM_FIELD__UART1_CR3_ADDR_MATCH
//    <name> ADDR_MATCH </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000441C) Address Match Mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.1..1> ADDR_MATCH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_CR3_SEND_ADDR  --------------------------------
// SVD Line: 7177

//  <item> SFDITEM_FIELD__UART1_CR3_SEND_ADDR
//    <name> SEND_ADDR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000441C) Send address control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.2..2> SEND_ADDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART1_CR3_TX_MODE  ---------------------------------
// SVD Line: 7182

//  <item> SFDITEM_FIELD__UART1_CR3_TX_MODE
//    <name> TX_MODE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000441C) Transmit mode control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.3..3> TX_MODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR3  -----------------------------------
// SVD Line: 7162

//  <rtree> SFDITEM_REG__UART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000441C) Control register 3 </i>
//    <loc> ( (unsigned int)((UART1_CR3 >> 0) & 0xFFFFFFFF), ((UART1_CR3 = (UART1_CR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR3_M_E </item>
//    <item> SFDITEM_FIELD__UART1_CR3_ADDR_MATCH </item>
//    <item> SFDITEM_FIELD__UART1_CR3_SEND_ADDR </item>
//    <item> SFDITEM_FIELD__UART1_CR3_TX_MODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_RAR  --------------------------------
// SVD Line: 7189

unsigned int UART1_RAR __AT (0x40004420);



// --------------------------------  Field Item: UART1_RAR_RAR  -----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__UART1_RAR_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004420) Receive address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_RAR >> 0) & 0xFF), ((UART1_RAR = (UART1_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_RAR  -----------------------------------
// SVD Line: 7189

//  <rtree> SFDITEM_REG__UART1_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004420) RAR </i>
//    <loc> ( (unsigned int)((UART1_RAR >> 0) & 0xFFFFFFFF), ((UART1_RAR = (UART1_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_RAR_RAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_TAR  --------------------------------
// SVD Line: 7200

unsigned int UART1_TAR __AT (0x40004424);



// --------------------------------  Field Item: UART1_TAR_TAR  -----------------------------------
// SVD Line: 7204

//  <item> SFDITEM_FIELD__UART1_TAR_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004424) Transmit address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_TAR >> 0) & 0xFF), ((UART1_TAR = (UART1_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_TAR  -----------------------------------
// SVD Line: 7200

//  <rtree> SFDITEM_REG__UART1_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004424) TAR </i>
//    <loc> ( (unsigned int)((UART1_TAR >> 0) & 0xFFFFFFFF), ((UART1_TAR = (UART1_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_TAR_TAR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART1  -------------------------------------
// SVD Line: 6987

//  <view> UART1
//    <name> UART1 </name>
//    <item> SFDITEM_REG__UART1_DR </item>
//    <item> SFDITEM_REG__UART1_BRR </item>
//    <item> SFDITEM_REG__UART1_SR </item>
//    <item> SFDITEM_REG__UART1_CR1 </item>
//    <item> SFDITEM_REG__UART1_CR2 </item>
//    <item> SFDITEM_REG__UART1_CR3 </item>
//    <item> SFDITEM_REG__UART1_RAR </item>
//    <item> SFDITEM_REG__UART1_TAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART2_DR  --------------------------------
// SVD Line: 7003

unsigned int UART2_DR __AT (0x40014400);



// ---------------------------------  Field Item: UART2_DR_DR  ------------------------------------
// SVD Line: 7008

//  <item> SFDITEM_FIELD__UART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40014400) Receive/send data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART2_DR >> 0) & 0x1FF), ((UART2_DR = (UART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_DR  ------------------------------------
// SVD Line: 7003

//  <rtree> SFDITEM_REG__UART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) Data register </i>
//    <loc> ( (unsigned int)((UART2_DR >> 0) & 0xFFFFFFFF), ((UART2_DR = (UART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_BRR  --------------------------------
// SVD Line: 7015

unsigned int UART2_BRR __AT (0x40014404);



// --------------------------------  Field Item: UART2_BRR_BRR  -----------------------------------
// SVD Line: 7020

//  <item> SFDITEM_FIELD__UART2_BRR_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014404) Baud rate register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART2_BRR >> 0) & 0xFFFF), ((UART2_BRR = (UART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_BRR  -----------------------------------
// SVD Line: 7015

//  <rtree> SFDITEM_REG__UART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014404) Baud rate register </i>
//    <loc> ( (unsigned int)((UART2_BRR >> 0) & 0xFFFFFFFF), ((UART2_BRR = (UART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_BRR_BRR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART2_SR  --------------------------------
// SVD Line: 7027

unsigned int UART2_SR __AT (0x40014410);



// --------------------------------  Field Item: UART2_SR_RXNE  -----------------------------------
// SVD Line: 7032

//  <item> SFDITEM_FIELD__UART2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40014410) Receive register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_ORE  ------------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__UART2_SR_ORE
//    <name> ORE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014410) Overrun error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.1..1> ORE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART2_SR_PE  ------------------------------------
// SVD Line: 7043

//  <item> SFDITEM_FIELD__UART2_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014410) Parity Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.2..2> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART2_SR_FE  ------------------------------------
// SVD Line: 7048

//  <item> SFDITEM_FIELD__UART2_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014410) Framing Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.3..3> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_BRI  ------------------------------------
// SVD Line: 7053

//  <item> SFDITEM_FIELD__UART2_SR_BRI
//    <name> BRI </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014410) Break Interrupt bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.4..4> BRI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_TDRE  -----------------------------------
// SVD Line: 7058

//  <item> SFDITEM_FIELD__UART2_SR_TDRE
//    <name> TDRE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40014410) Transmit Holding Register Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.5..5> TDRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_TXE  ------------------------------------
// SVD Line: 7064

//  <item> SFDITEM_FIELD__UART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40014410) Transmitter Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.6..6> TXE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_SR_ADDR_RCVD  ---------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__UART2_SR_ADDR_RCVD
//    <name> ADDR_RCVD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014410) Address Received Bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.8..8> ADDR_RCVD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_BUSY  -----------------------------------
// SVD Line: 7075

//  <item> SFDITEM_FIELD__UART2_SR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40014410) UART Busy </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.9..9> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART2_SR_BUSY_ERR  ---------------------------------
// SVD Line: 7081

//  <item> SFDITEM_FIELD__UART2_SR_BUSY_ERR
//    <name> BUSY_ERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014410) Busy Detect Error </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.10..10> BUSY_ERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_SR  ------------------------------------
// SVD Line: 7027

//  <rtree> SFDITEM_REG__UART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014410) Status register </i>
//    <loc> ( (unsigned int)((UART2_SR >> 0) & 0xFFFFFFFF), ((UART2_SR = (UART2_SR & ~(0x51EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART2_SR_PE </item>
//    <item> SFDITEM_FIELD__UART2_SR_FE </item>
//    <item> SFDITEM_FIELD__UART2_SR_BRI </item>
//    <item> SFDITEM_FIELD__UART2_SR_TDRE </item>
//    <item> SFDITEM_FIELD__UART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART2_SR_ADDR_RCVD </item>
//    <item> SFDITEM_FIELD__UART2_SR_BUSY </item>
//    <item> SFDITEM_FIELD__UART2_SR_BUSY_ERR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_CR1  --------------------------------
// SVD Line: 7088

unsigned int UART2_CR1 __AT (0x40014414);



// ---------------------------------  Field Item: UART2_CR1_M  ------------------------------------
// SVD Line: 7093

//  <item> SFDITEM_FIELD__UART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014414) Data Length Select </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_CR1 >> 0) & 0x3), ((UART2_CR1 = (UART2_CR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR1_STOP  -----------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__UART2_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014414) Number of stop bits </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.2..2> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_PCE  -----------------------------------
// SVD Line: 7103

//  <item> SFDITEM_FIELD__UART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014414) Parity Enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.3..3> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_PS  ------------------------------------
// SVD Line: 7108

//  <item> SFDITEM_FIELD__UART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014414) Even Parity Select </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.4..4> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_SP  ------------------------------------
// SVD Line: 7113

//  <item> SFDITEM_FIELD__UART2_CR1_SP
//    <name> SP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014414) Stick Parity </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.5..5> SP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_SBK  -----------------------------------
// SVD Line: 7118

//  <item> SFDITEM_FIELD__UART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014414) Send Break </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.6..6> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR1_SWAP  -----------------------------------
// SVD Line: 7123

//  <item> SFDITEM_FIELD__UART2_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014414) TX/RX pin swap </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.8..8> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_CR1_MSBFIRST  ---------------------------------
// SVD Line: 7128

//  <item> SFDITEM_FIELD__UART2_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014414) MSB first mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.9..9> MSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_CR1  -----------------------------------
// SVD Line: 7088

//  <rtree> SFDITEM_REG__UART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014414) Control register 1 </i>
//    <loc> ( (unsigned int)((UART2_CR1 >> 0) & 0xFFFFFFFF), ((UART2_CR1 = (UART2_CR1 & ~(0x37FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x37F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_CR1_M </item>
//    <item> SFDITEM_FIELD__UART2_CR1_STOP </item>
//    <item> SFDITEM_FIELD__UART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART2_CR1_SP </item>
//    <item> SFDITEM_FIELD__UART2_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART2_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__UART2_CR1_MSBFIRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_CR2  --------------------------------
// SVD Line: 7135

unsigned int UART2_CR2 __AT (0x40014418);



// ------------------------------  Field Item: UART2_CR2_RXNEIE  ----------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__UART2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014418) Enable Received Data Available Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.0..0> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART2_CR2_TDREIE  ----------------------------------
// SVD Line: 7145

//  <item> SFDITEM_FIELD__UART2_CR2_TDREIE
//    <name> TDREIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014418) Enable Transmit Holding Register Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.1..1> TDREIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR2_LSIE  -----------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__UART2_CR2_LSIE
//    <name> LSIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014418) Enable Receiver Line Status Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.2..2> LSIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_CR2_BUSYERRIE  --------------------------------
// SVD Line: 7155

//  <item> SFDITEM_FIELD__UART2_CR2_BUSYERRIE
//    <name> BUSYERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014418) Enable Busyerr state interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.3..3> BUSYERRIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_CR2  -----------------------------------
// SVD Line: 7135

//  <rtree> SFDITEM_REG__UART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) Control register 2 </i>
//    <loc> ( (unsigned int)((UART2_CR2 >> 0) & 0xFFFFFFFF), ((UART2_CR2 = (UART2_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_TDREIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_LSIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_BUSYERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_CR3  --------------------------------
// SVD Line: 7162

unsigned int UART2_CR3 __AT (0x4001441C);



// --------------------------------  Field Item: UART2_CR3_M_E  -----------------------------------
// SVD Line: 7167

//  <item> SFDITEM_FIELD__UART2_CR3_M_E
//    <name> M_E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001441C) Extension for DLS </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.0..0> M_E
//    </check>
//  </item>
//  


// ----------------------------  Field Item: UART2_CR3_ADDR_MATCH  --------------------------------
// SVD Line: 7172

//  <item> SFDITEM_FIELD__UART2_CR3_ADDR_MATCH
//    <name> ADDR_MATCH </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001441C) Address Match Mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.1..1> ADDR_MATCH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_CR3_SEND_ADDR  --------------------------------
// SVD Line: 7177

//  <item> SFDITEM_FIELD__UART2_CR3_SEND_ADDR
//    <name> SEND_ADDR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001441C) Send address control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.2..2> SEND_ADDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART2_CR3_TX_MODE  ---------------------------------
// SVD Line: 7182

//  <item> SFDITEM_FIELD__UART2_CR3_TX_MODE
//    <name> TX_MODE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001441C) Transmit mode control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.3..3> TX_MODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_CR3  -----------------------------------
// SVD Line: 7162

//  <rtree> SFDITEM_REG__UART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001441C) Control register 3 </i>
//    <loc> ( (unsigned int)((UART2_CR3 >> 0) & 0xFFFFFFFF), ((UART2_CR3 = (UART2_CR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_CR3_M_E </item>
//    <item> SFDITEM_FIELD__UART2_CR3_ADDR_MATCH </item>
//    <item> SFDITEM_FIELD__UART2_CR3_SEND_ADDR </item>
//    <item> SFDITEM_FIELD__UART2_CR3_TX_MODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_RAR  --------------------------------
// SVD Line: 7189

unsigned int UART2_RAR __AT (0x40014420);



// --------------------------------  Field Item: UART2_RAR_RAR  -----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__UART2_RAR_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014420) Receive address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_RAR >> 0) & 0xFF), ((UART2_RAR = (UART2_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_RAR  -----------------------------------
// SVD Line: 7189

//  <rtree> SFDITEM_REG__UART2_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) RAR </i>
//    <loc> ( (unsigned int)((UART2_RAR >> 0) & 0xFFFFFFFF), ((UART2_RAR = (UART2_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_RAR_RAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_TAR  --------------------------------
// SVD Line: 7200

unsigned int UART2_TAR __AT (0x40014424);



// --------------------------------  Field Item: UART2_TAR_TAR  -----------------------------------
// SVD Line: 7204

//  <item> SFDITEM_FIELD__UART2_TAR_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014424) Transmit address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_TAR >> 0) & 0xFF), ((UART2_TAR = (UART2_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_TAR  -----------------------------------
// SVD Line: 7200

//  <rtree> SFDITEM_REG__UART2_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014424) TAR </i>
//    <loc> ( (unsigned int)((UART2_TAR >> 0) & 0xFFFFFFFF), ((UART2_TAR = (UART2_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_TAR_TAR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART2  -------------------------------------
// SVD Line: 7213

//  <view> UART2
//    <name> UART2 </name>
//    <item> SFDITEM_REG__UART2_DR </item>
//    <item> SFDITEM_REG__UART2_BRR </item>
//    <item> SFDITEM_REG__UART2_SR </item>
//    <item> SFDITEM_REG__UART2_CR1 </item>
//    <item> SFDITEM_REG__UART2_CR2 </item>
//    <item> SFDITEM_REG__UART2_CR3 </item>
//    <item> SFDITEM_REG__UART2_RAR </item>
//    <item> SFDITEM_REG__UART2_TAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART3_DR  --------------------------------
// SVD Line: 7003

unsigned int UART3_DR __AT (0x40013800);



// ---------------------------------  Field Item: UART3_DR_DR  ------------------------------------
// SVD Line: 7008

//  <item> SFDITEM_FIELD__UART3_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013800) Receive/send data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART3_DR >> 0) & 0x1FF), ((UART3_DR = (UART3_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART3_DR  ------------------------------------
// SVD Line: 7003

//  <rtree> SFDITEM_REG__UART3_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Data register </i>
//    <loc> ( (unsigned int)((UART3_DR >> 0) & 0xFFFFFFFF), ((UART3_DR = (UART3_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART3_BRR  --------------------------------
// SVD Line: 7015

unsigned int UART3_BRR __AT (0x40013804);



// --------------------------------  Field Item: UART3_BRR_BRR  -----------------------------------
// SVD Line: 7020

//  <item> SFDITEM_FIELD__UART3_BRR_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013804) Baud rate register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART3_BRR >> 0) & 0xFFFF), ((UART3_BRR = (UART3_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART3_BRR  -----------------------------------
// SVD Line: 7015

//  <rtree> SFDITEM_REG__UART3_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Baud rate register </i>
//    <loc> ( (unsigned int)((UART3_BRR >> 0) & 0xFFFFFFFF), ((UART3_BRR = (UART3_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_BRR_BRR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART3_SR  --------------------------------
// SVD Line: 7027

unsigned int UART3_SR __AT (0x40013810);



// --------------------------------  Field Item: UART3_SR_RXNE  -----------------------------------
// SVD Line: 7032

//  <item> SFDITEM_FIELD__UART3_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013810) Receive register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_SR_ORE  ------------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__UART3_SR_ORE
//    <name> ORE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013810) Overrun error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.1..1> ORE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART3_SR_PE  ------------------------------------
// SVD Line: 7043

//  <item> SFDITEM_FIELD__UART3_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013810) Parity Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.2..2> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART3_SR_FE  ------------------------------------
// SVD Line: 7048

//  <item> SFDITEM_FIELD__UART3_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013810) Framing Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.3..3> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_SR_BRI  ------------------------------------
// SVD Line: 7053

//  <item> SFDITEM_FIELD__UART3_SR_BRI
//    <name> BRI </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013810) Break Interrupt bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.4..4> BRI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_SR_TDRE  -----------------------------------
// SVD Line: 7058

//  <item> SFDITEM_FIELD__UART3_SR_TDRE
//    <name> TDRE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013810) Transmit Holding Register Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.5..5> TDRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_SR_TXE  ------------------------------------
// SVD Line: 7064

//  <item> SFDITEM_FIELD__UART3_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013810) Transmitter Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.6..6> TXE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART3_SR_ADDR_RCVD  ---------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__UART3_SR_ADDR_RCVD
//    <name> ADDR_RCVD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Address Received Bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.8..8> ADDR_RCVD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_SR_BUSY  -----------------------------------
// SVD Line: 7075

//  <item> SFDITEM_FIELD__UART3_SR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40013810) UART Busy </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.9..9> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART3_SR_BUSY_ERR  ---------------------------------
// SVD Line: 7081

//  <item> SFDITEM_FIELD__UART3_SR_BUSY_ERR
//    <name> BUSY_ERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) Busy Detect Error </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_SR ) </loc>
//      <o.10..10> BUSY_ERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART3_SR  ------------------------------------
// SVD Line: 7027

//  <rtree> SFDITEM_REG__UART3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Status register </i>
//    <loc> ( (unsigned int)((UART3_SR >> 0) & 0xFFFFFFFF), ((UART3_SR = (UART3_SR & ~(0x51EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART3_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART3_SR_PE </item>
//    <item> SFDITEM_FIELD__UART3_SR_FE </item>
//    <item> SFDITEM_FIELD__UART3_SR_BRI </item>
//    <item> SFDITEM_FIELD__UART3_SR_TDRE </item>
//    <item> SFDITEM_FIELD__UART3_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART3_SR_ADDR_RCVD </item>
//    <item> SFDITEM_FIELD__UART3_SR_BUSY </item>
//    <item> SFDITEM_FIELD__UART3_SR_BUSY_ERR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART3_CR1  --------------------------------
// SVD Line: 7088

unsigned int UART3_CR1 __AT (0x40013814);



// ---------------------------------  Field Item: UART3_CR1_M  ------------------------------------
// SVD Line: 7093

//  <item> SFDITEM_FIELD__UART3_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40013814) Data Length Select </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART3_CR1 >> 0) & 0x3), ((UART3_CR1 = (UART3_CR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART3_CR1_STOP  -----------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__UART3_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013814) Number of stop bits </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.2..2> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_CR1_PCE  -----------------------------------
// SVD Line: 7103

//  <item> SFDITEM_FIELD__UART3_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) Parity Enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.3..3> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_CR1_PS  ------------------------------------
// SVD Line: 7108

//  <item> SFDITEM_FIELD__UART3_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013814) Even Parity Select </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.4..4> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_CR1_SP  ------------------------------------
// SVD Line: 7113

//  <item> SFDITEM_FIELD__UART3_CR1_SP
//    <name> SP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013814) Stick Parity </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.5..5> SP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART3_CR1_SBK  -----------------------------------
// SVD Line: 7118

//  <item> SFDITEM_FIELD__UART3_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) Send Break </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.6..6> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART3_CR1_SWAP  -----------------------------------
// SVD Line: 7123

//  <item> SFDITEM_FIELD__UART3_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) TX/RX pin swap </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.8..8> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART3_CR1_MSBFIRST  ---------------------------------
// SVD Line: 7128

//  <item> SFDITEM_FIELD__UART3_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) MSB first mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR1 ) </loc>
//      <o.9..9> MSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART3_CR1  -----------------------------------
// SVD Line: 7088

//  <rtree> SFDITEM_REG__UART3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 1 </i>
//    <loc> ( (unsigned int)((UART3_CR1 >> 0) & 0xFFFFFFFF), ((UART3_CR1 = (UART3_CR1 & ~(0x37FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x37F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_CR1_M </item>
//    <item> SFDITEM_FIELD__UART3_CR1_STOP </item>
//    <item> SFDITEM_FIELD__UART3_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART3_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART3_CR1_SP </item>
//    <item> SFDITEM_FIELD__UART3_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART3_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__UART3_CR1_MSBFIRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART3_CR2  --------------------------------
// SVD Line: 7135

unsigned int UART3_CR2 __AT (0x40013818);



// ------------------------------  Field Item: UART3_CR2_RXNEIE  ----------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__UART3_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013818) Enable Received Data Available Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR2 ) </loc>
//      <o.0..0> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART3_CR2_TDREIE  ----------------------------------
// SVD Line: 7145

//  <item> SFDITEM_FIELD__UART3_CR2_TDREIE
//    <name> TDREIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013818) Enable Transmit Holding Register Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR2 ) </loc>
//      <o.1..1> TDREIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART3_CR2_LSIE  -----------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__UART3_CR2_LSIE
//    <name> LSIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013818) Enable Receiver Line Status Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR2 ) </loc>
//      <o.2..2> LSIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART3_CR2_BUSYERRIE  --------------------------------
// SVD Line: 7155

//  <item> SFDITEM_FIELD__UART3_CR2_BUSYERRIE
//    <name> BUSYERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013818) Enable Busyerr state interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR2 ) </loc>
//      <o.3..3> BUSYERRIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART3_CR2  -----------------------------------
// SVD Line: 7135

//  <rtree> SFDITEM_REG__UART3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Control register 2 </i>
//    <loc> ( (unsigned int)((UART3_CR2 >> 0) & 0xFFFFFFFF), ((UART3_CR2 = (UART3_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART3_CR2_TDREIE </item>
//    <item> SFDITEM_FIELD__UART3_CR2_LSIE </item>
//    <item> SFDITEM_FIELD__UART3_CR2_BUSYERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART3_CR3  --------------------------------
// SVD Line: 7162

unsigned int UART3_CR3 __AT (0x4001381C);



// --------------------------------  Field Item: UART3_CR3_M_E  -----------------------------------
// SVD Line: 7167

//  <item> SFDITEM_FIELD__UART3_CR3_M_E
//    <name> M_E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001381C) Extension for DLS </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR3 ) </loc>
//      <o.0..0> M_E
//    </check>
//  </item>
//  


// ----------------------------  Field Item: UART3_CR3_ADDR_MATCH  --------------------------------
// SVD Line: 7172

//  <item> SFDITEM_FIELD__UART3_CR3_ADDR_MATCH
//    <name> ADDR_MATCH </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001381C) Address Match Mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR3 ) </loc>
//      <o.1..1> ADDR_MATCH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART3_CR3_SEND_ADDR  --------------------------------
// SVD Line: 7177

//  <item> SFDITEM_FIELD__UART3_CR3_SEND_ADDR
//    <name> SEND_ADDR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001381C) Send address control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR3 ) </loc>
//      <o.2..2> SEND_ADDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART3_CR3_TX_MODE  ---------------------------------
// SVD Line: 7182

//  <item> SFDITEM_FIELD__UART3_CR3_TX_MODE
//    <name> TX_MODE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001381C) Transmit mode control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART3_CR3 ) </loc>
//      <o.3..3> TX_MODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART3_CR3  -----------------------------------
// SVD Line: 7162

//  <rtree> SFDITEM_REG__UART3_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001381C) Control register 3 </i>
//    <loc> ( (unsigned int)((UART3_CR3 >> 0) & 0xFFFFFFFF), ((UART3_CR3 = (UART3_CR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_CR3_M_E </item>
//    <item> SFDITEM_FIELD__UART3_CR3_ADDR_MATCH </item>
//    <item> SFDITEM_FIELD__UART3_CR3_SEND_ADDR </item>
//    <item> SFDITEM_FIELD__UART3_CR3_TX_MODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART3_RAR  --------------------------------
// SVD Line: 7189

unsigned int UART3_RAR __AT (0x40013820);



// --------------------------------  Field Item: UART3_RAR_RAR  -----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__UART3_RAR_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013820) Receive address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART3_RAR >> 0) & 0xFF), ((UART3_RAR = (UART3_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART3_RAR  -----------------------------------
// SVD Line: 7189

//  <rtree> SFDITEM_REG__UART3_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013820) RAR </i>
//    <loc> ( (unsigned int)((UART3_RAR >> 0) & 0xFFFFFFFF), ((UART3_RAR = (UART3_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_RAR_RAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART3_TAR  --------------------------------
// SVD Line: 7200

unsigned int UART3_TAR __AT (0x40013824);



// --------------------------------  Field Item: UART3_TAR_TAR  -----------------------------------
// SVD Line: 7204

//  <item> SFDITEM_FIELD__UART3_TAR_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013824) Transmit address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART3_TAR >> 0) & 0xFF), ((UART3_TAR = (UART3_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART3_TAR  -----------------------------------
// SVD Line: 7200

//  <rtree> SFDITEM_REG__UART3_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013824) TAR </i>
//    <loc> ( (unsigned int)((UART3_TAR >> 0) & 0xFFFFFFFF), ((UART3_TAR = (UART3_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART3_TAR_TAR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART3  -------------------------------------
// SVD Line: 7222

//  <view> UART3
//    <name> UART3 </name>
//    <item> SFDITEM_REG__UART3_DR </item>
//    <item> SFDITEM_REG__UART3_BRR </item>
//    <item> SFDITEM_REG__UART3_SR </item>
//    <item> SFDITEM_REG__UART3_CR1 </item>
//    <item> SFDITEM_REG__UART3_CR2 </item>
//    <item> SFDITEM_REG__UART3_CR3 </item>
//    <item> SFDITEM_REG__UART3_RAR </item>
//    <item> SFDITEM_REG__UART3_TAR </item>
//  </view>
//  


// ----------------------------   IRQ Num definition: PY32F020Bxx  --------------------------------
// SVD Line: 2



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M0+ Specific Interrupt Numbers  ---------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// -------------------------  PY32F020Bxx Specific Interrupt Numbers  -----------------------------

//  <qitem> RTC_IRQ
//    <name> RTC </name>
//    <i> RTC Interrupt through EXTI Lines 19 </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> FLASH global Interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global Interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_1_IRQ
//    <name> EXTI0_1 </name>
//    <i> EXTI Line 0 and 1 Interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_3_IRQ
//    <name> EXTI2_3 </name>
//    <i> EXTI Line 2 and 3 Interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_15_IRQ
//    <name> EXTI4_15 </name>
//    <i> EXTI Line 4 to 15 Interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> TK_IRQ
//    <name> TK </name>
//    <i> TK Interrupt </i>
//    <loc> 24 </loc>
//  </qitem>
//  
//  <qitem> ADC_COMP_IRQ
//    <name> ADC_COMP </name>
//    <i> ADC and COMP Interrupts </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_UP_TRG_COM_IRQ
//    <name> TIM1_BRK_UP_TRG_COM </name>
//    <i> TIM1 Break, Update, Trigger and Commutation Interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare Interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> LPTIM1_DAC_IRQ
//    <name> LPTIM1_DAC </name>
//    <i> LPTIM1, DAC global Interrupts </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> TIM14_IRQ
//    <name> TIM14 </name>
//    <i> TIM14 global Interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> I2C1_IRQ
//    <name> I2C1 </name>
//    <i> I2C1 global Interrupt </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global Interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> UART3_IRQ
//    <name> UART3 </name>
//    <i> UART3 global Interrupt </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <qitem> UART2_IRQ
//    <name> UART2 </name>
//    <i> UART2 global Interrupt </i>
//    <loc> 46 </loc>
//  </qitem>
//  
//  <qitem> UART1_IRQ
//    <name> UART1 </name>
//    <i> UART1 global Interrupt </i>
//    <loc> 47 </loc>
//  </qitem>
//  
//  <irqtable> PY32F020Bxx_IRQTable
//    <name> PY32F020Bxx Interrupt Table </name>
//    <nvicPrioBits> 4 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> RTC_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_1_IRQ </qitem>
//    <qitem> EXTI2_3_IRQ </qitem>
//    <qitem> EXTI4_15_IRQ </qitem>
//    <qitem> TK_IRQ </qitem>
//    <qitem> ADC_COMP_IRQ </qitem>
//    <qitem> TIM1_BRK_UP_TRG_COM_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> LPTIM1_DAC_IRQ </qitem>
//    <qitem> TIM14_IRQ </qitem>
//    <qitem> I2C1_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> UART3_IRQ </qitem>
//    <qitem> UART2_IRQ </qitem>
//    <qitem> UART1_IRQ </qitem>
//  </irqtable>


// -----------------------------------   Menu: PY32F020Bxx  ---------------------------------------
// SVD Line: 2



// -----------------------------  Peripheral Menu: 'PY32F020Bxx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> COMP
//    <m> COMP1 </m>
//    <m> COMP2 </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBGMCU
//    <m> DBGMCU </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FLASH
//    <m> FLASH </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOF </m>
//  </b>
//  
//  <b> I
//    <m> I2C </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LPTIM1
//    <m> LPTIM1 </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM14 </m>
//  </b>
//  
//  <b> TK
//    <m> TK </m>
//  </b>
//  
//  <b> UART
//    <m> UART1 </m>
//    <m> UART2 </m>
//    <m> UART3 </m>
//  </b>
//