Panel/EIDE/.pack/Puya/PY32F0xx_DFP.1.2.19/CMSIS/SVD/PY32F003xx.sfd

/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F003xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0.0
 * @date     Wed May  6 12:14:58 2026
 * @note     Generated by SVDConv V3.3.47
 *           from File 'E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F003xx.svd',
 *           last modified on Sat Oct 11 17:45:44 2025
 */



// -----------------------------  Register Item Address: ADC_ISR  ---------------------------------
// SVD Line: 41

unsigned int ADC_ISR __AT (0x40012400);



// --------------------------------  Field Item: ADC_ISR_EOSMP  -----------------------------------
// SVD Line: 47

//  <item> SFDITEM_FIELD__ADC_ISR_EOSMP
//    <name> EOSMP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) ADC group regular end of samplingflag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.1..1> EOSMP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOC  ------------------------------------
// SVD Line: 52

//  <item> SFDITEM_FIELD__ADC_ISR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) ADC group regular end of unitaryconversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOSEQ  -----------------------------------
// SVD Line: 57

//  <item> SFDITEM_FIELD__ADC_ISR_EOSEQ
//    <name> EOSEQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) ADC group regular end of sequenceconversions flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.3..3> EOSEQ
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_OVR  ------------------------------------
// SVD Line: 62

//  <item> SFDITEM_FIELD__ADC_ISR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) ADC group regular overrunflag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.4..4> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_AWD  ------------------------------------
// SVD Line: 67

//  <item> SFDITEM_FIELD__ADC_ISR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012400) ADC analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.7..7> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_ISR  ------------------------------------
// SVD Line: 41

//  <rtree> SFDITEM_REG__ADC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) ADC interrupt and status register </i>
//    <loc> ( (unsigned int)((ADC_ISR >> 0) & 0xFFFFFFFF), ((ADC_ISR = (ADC_ISR & ~(0x9EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSMP </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSEQ </item>
//    <item> SFDITEM_FIELD__ADC_ISR_OVR </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 74

unsigned int ADC_IER __AT (0x40012404);



// -------------------------------  Field Item: ADC_IER_EOSMPIE  ----------------------------------
// SVD Line: 80

//  <item> SFDITEM_FIELD__ADC_IER_EOSMPIE
//    <name> EOSMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) ADC group regular end of samplinginterrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOSMPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 85

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) ADC group regular end of unitaryconversion interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.2..2> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOSEQIE  ----------------------------------
// SVD Line: 90

//  <item> SFDITEM_FIELD__ADC_IER_EOSEQIE
//    <name> EOSEQIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012404) ADC group regular end of sequenceconversions interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.3..3> EOSEQIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_OVRIE  -----------------------------------
// SVD Line: 95

//  <item> SFDITEM_FIELD__ADC_IER_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012404) ADC group regular overruninterrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.4..4> OVRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_AWDIE  -----------------------------------
// SVD Line: 100

//  <item> SFDITEM_FIELD__ADC_IER_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) ADC analog watchdoginterrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.7..7> AWDIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 74

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) ADC interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x9EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_EOSMPIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSEQIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWDIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_CR  ---------------------------------
// SVD Line: 107

unsigned int ADC_CR __AT (0x40012408);



// ---------------------------------  Field Item: ADC_CR_ADEN  ------------------------------------
// SVD Line: 113

//  <item> SFDITEM_FIELD__ADC_CR_ADEN
//    <name> ADEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.0..0> ADEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_ADSTART  -----------------------------------
// SVD Line: 118

//  <item> SFDITEM_FIELD__ADC_CR_ADSTART
//    <name> ADSTART </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) ADC group regular conversionstart </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.2..2> ADSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADSTP  ------------------------------------
// SVD Line: 123

//  <item> SFDITEM_FIELD__ADC_CR_ADSTP
//    <name> ADSTP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012408) ADC group regular conversionstop </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.4..4> ADSTP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADCAL  ------------------------------------
// SVD Line: 128

//  <item> SFDITEM_FIELD__ADC_CR_ADCAL
//    <name> ADCAL </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012408) ADC group regular conversioncalibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.31..31> ADCAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR  -------------------------------------
// SVD Line: 107

//  <rtree> SFDITEM_REG__ADC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) ADC control register </i>
//    <loc> ( (unsigned int)((ADC_CR >> 0) & 0xFFFFFFFF), ((ADC_CR = (ADC_CR & ~(0x80000015UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000015) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR_ADEN </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTP </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADCAL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR1  --------------------------------
// SVD Line: 135

unsigned int ADC_CFGR1 __AT (0x4001240C);



// -------------------------------  Field Item: ADC_CFGR1_DMAEN  ----------------------------------
// SVD Line: 141

//  <item> SFDITEM_FIELD__ADC_CFGR1_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001240C) ADC DMA transfer enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_DMACFG  ----------------------------------
// SVD Line: 146

//  <item> SFDITEM_FIELD__ADC_CFGR1_DMACFG
//    <name> DMACFG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001240C) ADC DMA transferconfiguration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.1..1> DMACFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_SCANDIR  ---------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR
//    <name> SCANDIR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001240C) Scan sequence direction </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.2..2> SCANDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_RESSEL  ----------------------------------
// SVD Line: 156

//  <item> SFDITEM_FIELD__ADC_CFGR1_RESSEL
//    <name> RESSEL </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4001240C) ADC data resolution </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 3) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_ALIGN  ----------------------------------
// SVD Line: 161

//  <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001240C) ADC data alignement </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.5..5> ALIGN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_EXTSEL  ----------------------------------
// SVD Line: 166

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001240C) ADC group regular external triggersource </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 6) & 0x7), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_EXTEN  ----------------------------------
// SVD Line: 171

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001240C) ADC group regular external triggerpolarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 10) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_OVRMOD  ----------------------------------
// SVD Line: 176

//  <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD
//    <name> OVRMOD </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001240C) ADC group regular overrunconfiguration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.12..12> OVRMOD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_CONT  -----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__ADC_CFGR1_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001240C) ADC group regular continuous conversionmode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.13..13> CONT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_WAIT  -----------------------------------
// SVD Line: 186

//  <item> SFDITEM_FIELD__ADC_CFGR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001240C) Wait conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.14..14> WAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_DISCEN  ----------------------------------
// SVD Line: 191

//  <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001240C) ADC group regular sequencerdiscontinuous mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.16..16> DISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_AWDSGL  ----------------------------------
// SVD Line: 196

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001240C) ADC analog watchdog monitoring asingle channel or all channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.22..22> AWDSGL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_AWDEN  ----------------------------------
// SVD Line: 201

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001240C) ADC analog watchdog enable on scopeADC group regular </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_AWDCH  ----------------------------------
// SVD Line: 206

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 29..26] RW (@ 0x4001240C) ADC analog watchdog monitored channelselection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 26) & 0xF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0xFUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR1  -----------------------------------
// SVD Line: 135

//  <rtree> SFDITEM_REG__ADC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) ADC configuration register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFGR1 >> 0) & 0xFFFFFFFF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3CC17DFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3CC17DFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DMAEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DMACFG </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RESSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_CONT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_WAIT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR2  --------------------------------
// SVD Line: 213

unsigned int ADC_CFGR2 __AT (0x40012410);



// ------------------------------  Field Item: ADC_CFGR2_CKMODE  ----------------------------------
// SVD Line: 219

//  <item> SFDITEM_FIELD__ADC_CFGR2_CKMODE
//    <name> CKMODE </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40012410) ADC clock mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 28) & 0xF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR2  -----------------------------------
// SVD Line: 213

//  <rtree> SFDITEM_REG__ADC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) ADC configuration register 2 </i>
//    <loc> ( (unsigned int)((ADC_CFGR2 >> 0) & 0xFFFFFFFF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0xF0000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR2_CKMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SMPR  --------------------------------
// SVD Line: 226

unsigned int ADC_SMPR __AT (0x40012414);



// --------------------------------  Field Item: ADC_SMPR_SMP  ------------------------------------
// SVD Line: 232

//  <item> SFDITEM_FIELD__ADC_SMPR_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012414) Sampling time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR >> 0) & 0x7), ((ADC_SMPR = (ADC_SMPR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR  ------------------------------------
// SVD Line: 226

//  <rtree> SFDITEM_REG__ADC_SMPR
//    <name> SMPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) ADC sampling time register </i>
//    <loc> ( (unsigned int)((ADC_SMPR >> 0) & 0xFFFFFFFF), ((ADC_SMPR = (ADC_SMPR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR_SMP </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_TR  ---------------------------------
// SVD Line: 239

unsigned int ADC_TR __AT (0x40012420);



// ----------------------------------  Field Item: ADC_TR_LT  -------------------------------------
// SVD Line: 246

//  <item> SFDITEM_FIELD__ADC_TR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) ADC analog watchdog thresholdlow </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 0) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: ADC_TR_HT  -------------------------------------
// SVD Line: 251

//  <item> SFDITEM_FIELD__ADC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012420) ADC analog watchdog thresholdhigh </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 16) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_TR  -------------------------------------
// SVD Line: 239

//  <rtree> SFDITEM_REG__ADC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) ADC analog watchdog 1 threshold register </i>
//    <loc> ( (unsigned int)((ADC_TR >> 0) & 0xFFFFFFFF), ((ADC_TR = (ADC_TR & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_TR_LT </item>
//    <item> SFDITEM_FIELD__ADC_TR_HT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CHSELR  -------------------------------
// SVD Line: 258

unsigned int ADC_CHSELR __AT (0x40012428);



// ------------------------------  Field Item: ADC_CHSELR_CHSEL0  ---------------------------------
// SVD Line: 265

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL0
//    <name> CHSEL0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012428) Channel-0 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.0..0> CHSEL0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL1  ---------------------------------
// SVD Line: 270

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012428) Channel-1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.1..1> CHSEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL2  ---------------------------------
// SVD Line: 275

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL2
//    <name> CHSEL2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012428) Channel-2 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.2..2> CHSEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL3  ---------------------------------
// SVD Line: 280

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL3
//    <name> CHSEL3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012428) Channel-3 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.3..3> CHSEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL4  ---------------------------------
// SVD Line: 285

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL4
//    <name> CHSEL4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012428) Channel-4 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.4..4> CHSEL4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL5  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL5
//    <name> CHSEL5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012428) Channel-5 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.5..5> CHSEL5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL6  ---------------------------------
// SVD Line: 295

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL6
//    <name> CHSEL6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012428) Channel-6 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.6..6> CHSEL6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL7  ---------------------------------
// SVD Line: 300

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL7
//    <name> CHSEL7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012428) Channel-7 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.7..7> CHSEL7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL8  ---------------------------------
// SVD Line: 305

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL8
//    <name> CHSEL8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012428) Channel-8 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.8..8> CHSEL8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL9  ---------------------------------
// SVD Line: 310

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL9
//    <name> CHSEL9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012428) Channel-9 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.9..9> CHSEL9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CHSELR_CHSEL11  ---------------------------------
// SVD Line: 315

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL11
//    <name> CHSEL11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012428) Channel-11 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.11..11> CHSEL11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CHSELR_CHSEL12  ---------------------------------
// SVD Line: 320

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL12
//    <name> CHSEL12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012428) Channel-12 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.12..12> CHSEL12
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CHSELR  -----------------------------------
// SVD Line: 258

//  <rtree> SFDITEM_REG__ADC_CHSELR
//    <name> CHSELR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) ADC group regular sequencer register </i>
//    <loc> ( (unsigned int)((ADC_CHSELR >> 0) & 0xFFFFFFFF), ((ADC_CHSELR = (ADC_CHSELR & ~(0x1BFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1BFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL0 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL1 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL2 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL3 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL4 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL5 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL6 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL7 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL8 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL9 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL11 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL12 </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 327

unsigned int ADC_DR __AT (0x40012440);



// ---------------------------------  Field Item: ADC_DR_DATA  ------------------------------------
// SVD Line: 334

//  <item> SFDITEM_FIELD__ADC_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) ADC group regular conversiondata </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 327

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012440) ADC group regular data register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_DATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCSR  --------------------------------
// SVD Line: 341

unsigned int ADC_CCSR __AT (0x40012444);



// -------------------------------  Field Item: ADC_CCSR_CALSEL  ----------------------------------
// SVD Line: 347

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSEL
//    <name> CALSEL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012444) Calibration contents selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.11..11> CALSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSMP  ----------------------------------
// SVD Line: 352

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSMP
//    <name> CALSMP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012444) Calibration sample time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCSR >> 12) & 0x3), ((ADC_CCSR = (ADC_CCSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSET  ----------------------------------
// SVD Line: 357

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSET
//    <name> CALSET </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012444) Calibration factor selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.15..15> CALSET
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CCSR_CALFAIL  ----------------------------------
// SVD Line: 362

//  <item> SFDITEM_FIELD__ADC_CCSR_CALFAIL
//    <name> CALFAIL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012444) Calibration fail flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.30..30> CALFAIL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALON  -----------------------------------
// SVD Line: 367

//  <item> SFDITEM_FIELD__ADC_CCSR_CALON
//    <name> CALON </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40012444) Calibration flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.31..31> CALON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CCSR  ------------------------------------
// SVD Line: 341

//  <rtree> SFDITEM_REG__ADC_CCSR
//    <name> CCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012444) ADC calibration configuration and status register </i>
//    <loc> ( (unsigned int)((ADC_CCSR >> 0) & 0xFFFFFFFF), ((ADC_CCSR = (ADC_CCSR & ~(0x4000B800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4000B800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSEL </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSMP </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSET </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALFAIL </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CALRR1  -------------------------------
// SVD Line: 375

unsigned int ADC_CALRR1 __AT (0x40012448);



// -----------------------------  Field Item: ADC_CALRR1_CALC4OUT  --------------------------------
// SVD Line: 382

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALC4OUT
//    <name> CALC4OUT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40012448) C4 result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR1_CALC5OUT  --------------------------------
// SVD Line: 387

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALC5OUT
//    <name> CALC5OUT </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40012448) C5 result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR1_CALBOUT  ---------------------------------
// SVD Line: 392

//  <item> SFDITEM_FIELD__ADC_CALRR1_CALBOUT
//    <name> CALBOUT </name>
//    <r> 
//    <i> [Bits 22..16] RO (@ 0x40012448) offset result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR1 >> 16) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALRR1  -----------------------------------
// SVD Line: 375

//  <rtree> SFDITEM_REG__ADC_CALRR1
//    <name> CALRR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012448) ADC calibration result register 1 </i>
//    <loc> ( (unsigned int)((ADC_CALRR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALC4OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALC5OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR1_CALBOUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CALRR2  -------------------------------
// SVD Line: 399

unsigned int ADC_CALRR2 __AT (0x4001244C);



// -----------------------------  Field Item: ADC_CALRR2_CALC0OUT  --------------------------------
// SVD Line: 406

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC0OUT
//    <name> CALC0OUT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x4001244C) C0 result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR2_CALC1OUT  --------------------------------
// SVD Line: 411

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC1OUT
//    <name> CALC1OUT </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x4001244C) C1 result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR2_CALC2OUT  --------------------------------
// SVD Line: 416

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC2OUT
//    <name> CALC2OUT </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x4001244C) C2 result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALRR2_CALC3OUT  --------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__ADC_CALRR2_CALC3OUT
//    <name> CALC3OUT </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x4001244C) C3 result </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALRR2 >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALRR2  -----------------------------------
// SVD Line: 399

//  <rtree> SFDITEM_REG__ADC_CALRR2
//    <name> CALRR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001244C) ADC calibration result register 2 </i>
//    <loc> ( (unsigned int)((ADC_CALRR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC0OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC1OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC2OUT </item>
//    <item> SFDITEM_FIELD__ADC_CALRR2_CALC3OUT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFIR1  -------------------------------
// SVD Line: 428

unsigned int ADC_CALFIR1 __AT (0x40012450);



// -----------------------------  Field Item: ADC_CALFIR1_CALC4IO  --------------------------------
// SVD Line: 434

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALC4IO
//    <name> CALC4IO </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012450) Calibration C4 factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 0) & 0xFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR1_CALC5IO  --------------------------------
// SVD Line: 439

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALC5IO
//    <name> CALC5IO </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40012450) Calibration C5 factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 8) & 0xFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR1_CALBIO  ---------------------------------
// SVD Line: 444

//  <item> SFDITEM_FIELD__ADC_CALFIR1_CALBIO
//    <name> CALBIO </name>
//    <rw> 
//    <i> [Bits 22..16] RW (@ 0x40012450) Calibration offset factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR1 >> 16) & 0x7F), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0x7FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFIR1  ----------------------------------
// SVD Line: 428

//  <rtree> SFDITEM_REG__ADC_CALFIR1
//    <name> CALFIR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012450) ADC calibration factor input register 1 </i>
//    <loc> ( (unsigned int)((ADC_CALFIR1 >> 0) & 0xFFFFFFFF), ((ADC_CALFIR1 = (ADC_CALFIR1 & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALC4IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALC5IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR1_CALBIO </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFIR2  -------------------------------
// SVD Line: 451

unsigned int ADC_CALFIR2 __AT (0x40012454);



// -----------------------------  Field Item: ADC_CALFIR2_CALC0IO  --------------------------------
// SVD Line: 457

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC0IO
//    <name> CALC0IO </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012454) Calibration C0 factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 0) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR2_CALC1IO  --------------------------------
// SVD Line: 462

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC1IO
//    <name> CALC1IO </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40012454) Calibration C1 factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 8) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR2_CALC2IO  --------------------------------
// SVD Line: 467

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC2IO
//    <name> CALC2IO </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40012454) Calibration C2 factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 16) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFIR2_CALC3IO  --------------------------------
// SVD Line: 472

//  <item> SFDITEM_FIELD__ADC_CALFIR2_CALC3IO
//    <name> CALC3IO </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40012454) Calibration C3 factor input </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFIR2 >> 24) & 0xFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFIR2  ----------------------------------
// SVD Line: 451

//  <rtree> SFDITEM_REG__ADC_CALFIR2
//    <name> CALFIR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012454) ADC calibration factor input register 2 </i>
//    <loc> ( (unsigned int)((ADC_CALFIR2 >> 0) & 0xFFFFFFFF), ((ADC_CALFIR2 = (ADC_CALFIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC0IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC1IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC2IO </item>
//    <item> SFDITEM_FIELD__ADC_CALFIR2_CALC3IO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCR  ---------------------------------
// SVD Line: 479

unsigned int ADC_CCR __AT (0x40012708);



// -------------------------------  Field Item: ADC_CCR_VREFEN  -----------------------------------
// SVD Line: 485

//  <item> SFDITEM_FIELD__ADC_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012708) VREFINT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CCR_TSEN  ------------------------------------
// SVD Line: 490

//  <item> SFDITEM_FIELD__ADC_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012708) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CCR  ------------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__ADC_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012708) ADC common configuration register </i>
//    <loc> ( (unsigned int)((ADC_CCR >> 0) & 0xFFFFFFFF), ((ADC_CCR = (ADC_CCR & ~(0xC00000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC00000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_TSEN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 25

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_ISR </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_CR </item>
//    <item> SFDITEM_REG__ADC_CFGR1 </item>
//    <item> SFDITEM_REG__ADC_CFGR2 </item>
//    <item> SFDITEM_REG__ADC_SMPR </item>
//    <item> SFDITEM_REG__ADC_TR </item>
//    <item> SFDITEM_REG__ADC_CHSELR </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_CCSR </item>
//    <item> SFDITEM_REG__ADC_CALRR1 </item>
//    <item> SFDITEM_REG__ADC_CALRR2 </item>
//    <item> SFDITEM_REG__ADC_CALFIR1 </item>
//    <item> SFDITEM_REG__ADC_CALFIR2 </item>
//    <item> SFDITEM_REG__ADC_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP1_CSR  --------------------------------
// SVD Line: 510

unsigned int COMP1_CSR __AT (0x40010200);



// ------------------------------  Field Item: COMP1_CSR_COMP_EN  ---------------------------------
// SVD Line: 516

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_EN
//    <name> COMP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010200) COMP enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.0..0> COMP_EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_SCALER_EN  --------------------------------
// SVD Line: 521

//  <item> SFDITEM_FIELD__COMP1_CSR_SCALER_EN
//    <name> SCALER_EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010200) SCALER enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.1..1> SCALER_EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_INMSEL  ----------------------------------
// SVD Line: 526

//  <item> SFDITEM_FIELD__COMP1_CSR_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010200) Comparator signal selector forinverting input INM </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 4) & 0xF), ((COMP1_CSR = (COMP1_CSR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_INPSEL  ----------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__COMP1_CSR_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010200) Comparator signal selector fornon-inverting input </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 8) & 0x3), ((COMP1_CSR = (COMP1_CSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_WINMODE  ---------------------------------
// SVD Line: 536

//  <item> SFDITEM_FIELD__COMP1_CSR_WINMODE
//    <name> WINMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010200) Comparator non-inverting inputselector for window mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.11..11> WINMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_POLARITY  ---------------------------------
// SVD Line: 541

//  <item> SFDITEM_FIELD__COMP1_CSR_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010200) Comparator polarityselector </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP1_CSR_HYST  -----------------------------------
// SVD Line: 546

//  <item> SFDITEM_FIELD__COMP1_CSR_HYST
//    <name> HYST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010200) Comparator hysteresis enableselector </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.16..16> HYST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_PWRMODE  ---------------------------------
// SVD Line: 551

//  <item> SFDITEM_FIELD__COMP1_CSR_PWRMODE
//    <name> PWRMODE </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010200) Comparator power modeselector </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 18) & 0x3), ((COMP1_CSR = (COMP1_CSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_COMP_OUT  ---------------------------------
// SVD Line: 556

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_OUT
//    <name> COMP_OUT </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010200) Comparator output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP1_CSR_LOCK  -----------------------------------
// SVD Line: 561

//  <item> SFDITEM_FIELD__COMP1_CSR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010200) CSR register lock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP1_CSR  -----------------------------------
// SVD Line: 510

//  <rtree> SFDITEM_REG__COMP1_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010200) COMP control and status register </i>
//    <loc> ( (unsigned int)((COMP1_CSR >> 0) & 0xFFFFFFFF), ((COMP1_CSR = (COMP1_CSR & ~(0xC00D8BF3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC00D8BF3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_EN </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_SCALER_EN </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_WINMODE </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_HYST </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_PWRMODE </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_OUT </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP1_FR  --------------------------------
// SVD Line: 568

unsigned int COMP1_FR __AT (0x40010204);



// -------------------------------  Field Item: COMP1_FR_FLTEN  -----------------------------------
// SVD Line: 574

//  <item> SFDITEM_FIELD__COMP1_FR_FLTEN
//    <name> FLTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010204) Filter enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_FR ) </loc>
//      <o.0..0> FLTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP1_FR_FLTCNT  ----------------------------------
// SVD Line: 579

//  <item> SFDITEM_FIELD__COMP1_FR_FLTCNT
//    <name> FLTCNT </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010204) Comparator filter and counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP1_FR >> 16) & 0xFFFF), ((COMP1_FR = (COMP1_FR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP1_FR  ------------------------------------
// SVD Line: 568

//  <rtree> SFDITEM_REG__COMP1_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010204) Comparator Filterregister </i>
//    <loc> ( (unsigned int)((COMP1_FR >> 0) & 0xFFFFFFFF), ((COMP1_FR = (COMP1_FR & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP1_FR_FLTEN </item>
//    <item> SFDITEM_FIELD__COMP1_FR_FLTCNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: COMP1  -------------------------------------
// SVD Line: 499

//  <view> COMP1
//    <name> COMP1 </name>
//    <item> SFDITEM_REG__COMP1_CSR </item>
//    <item> SFDITEM_REG__COMP1_FR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP2_CSR  --------------------------------
// SVD Line: 599

unsigned int COMP2_CSR __AT (0x40010210);



// ------------------------------  Field Item: COMP2_CSR_COMP_EN  ---------------------------------
// SVD Line: 605

//  <item> SFDITEM_FIELD__COMP2_CSR_COMP_EN
//    <name> COMP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010210) COMP enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.0..0> COMP_EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_INMSEL  ----------------------------------
// SVD Line: 610

//  <item> SFDITEM_FIELD__COMP2_CSR_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010210) Comparator signal selector forinverting input INM </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP2_CSR >> 4) & 0xF), ((COMP2_CSR = (COMP2_CSR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_INPSEL  ----------------------------------
// SVD Line: 615

//  <item> SFDITEM_FIELD__COMP2_CSR_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010210) Comparator signal selector fornon-inverting input </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP2_CSR >> 8) & 0x3), ((COMP2_CSR = (COMP2_CSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_WINMODE  ---------------------------------
// SVD Line: 620

//  <item> SFDITEM_FIELD__COMP2_CSR_WINMODE
//    <name> WINMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010210) Comparator non-inverting inputselector for window mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.11..11> WINMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP2_CSR_POLARITY  ---------------------------------
// SVD Line: 625

//  <item> SFDITEM_FIELD__COMP2_CSR_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010210) Comparator polarityselector </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_PWRMODE  ---------------------------------
// SVD Line: 630

//  <item> SFDITEM_FIELD__COMP2_CSR_PWRMODE
//    <name> PWRMODE </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010210) Comparator power modeselector </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP2_CSR >> 18) & 0x3), ((COMP2_CSR = (COMP2_CSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: COMP2_CSR_COMP_OUT  ---------------------------------
// SVD Line: 635

//  <item> SFDITEM_FIELD__COMP2_CSR_COMP_OUT
//    <name> COMP_OUT </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010210) Comparator output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP2_CSR_LOCK  -----------------------------------
// SVD Line: 640

//  <item> SFDITEM_FIELD__COMP2_CSR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010210) CSR register lock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP2_CSR  -----------------------------------
// SVD Line: 599

//  <rtree> SFDITEM_REG__COMP2_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010210) COMP control and status register </i>
//    <loc> ( (unsigned int)((COMP2_CSR >> 0) & 0xFFFFFFFF), ((COMP2_CSR = (COMP2_CSR & ~(0xC00C8BF1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC00C8BF1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP2_CSR_COMP_EN </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_WINMODE </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_PWRMODE </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_COMP_OUT </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP2_FR  --------------------------------
// SVD Line: 647

unsigned int COMP2_FR __AT (0x40010214);



// -------------------------------  Field Item: COMP2_FR_FLTEN  -----------------------------------
// SVD Line: 653

//  <item> SFDITEM_FIELD__COMP2_FR_FLTEN
//    <name> FLTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010214) Filter enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_FR ) </loc>
//      <o.0..0> FLTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP2_FR_FLTCNT  ----------------------------------
// SVD Line: 658

//  <item> SFDITEM_FIELD__COMP2_FR_FLTCNT
//    <name> FLTCNT </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010214) Comparator filter and counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP2_FR >> 16) & 0xFFFF), ((COMP2_FR = (COMP2_FR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP2_FR  ------------------------------------
// SVD Line: 647

//  <rtree> SFDITEM_REG__COMP2_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010214) Comparator Filterregister </i>
//    <loc> ( (unsigned int)((COMP2_FR >> 0) & 0xFFFFFFFF), ((COMP2_FR = (COMP2_FR & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP2_FR_FLTEN </item>
//    <item> SFDITEM_FIELD__COMP2_FR_FLTCNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: COMP2  -------------------------------------
// SVD Line: 588

//  <view> COMP2
//    <name> COMP2 </name>
//    <item> SFDITEM_REG__COMP2_CSR </item>
//    <item> SFDITEM_REG__COMP2_FR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 678

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 685

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 678

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 692

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 698

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) Independent Data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 692

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent Data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 705

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 712

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 705

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 667

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// --------------------------  Register Item Address: DBGMCU_IDCODE  ------------------------------
// SVD Line: 732

unsigned int DBGMCU_IDCODE __AT (0x40015800);



// ------------------------------  Register Item: DBGMCU_IDCODE  ----------------------------------
// SVD Line: 732

//  <item> SFDITEM_REG__DBGMCU_IDCODE
//    <name> IDCODE </name>
//    <i> [Bits 31..0] RO (@ 0x40015800) MCU Device ID Code Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF), ((DBGMCU_IDCODE = (DBGMCU_IDCODE & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register Item Address: DBGMCU_CR  --------------------------------
// SVD Line: 739

unsigned int DBGMCU_CR __AT (0x40015804);



// -----------------------------  Field Item: DBGMCU_CR_DBG_STOP  ---------------------------------
// SVD Line: 745

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015804) Debug Stop Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DBGMCU_CR  -----------------------------------
// SVD Line: 739

//  <rtree> SFDITEM_REG__DBGMCU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015804) Debug MCU Configuration Register </i>
//    <loc> ( (unsigned int)((DBGMCU_CR >> 0) & 0xFFFFFFFF), ((DBGMCU_CR = (DBGMCU_CR & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB_FZ1  -----------------------------
// SVD Line: 752

unsigned int DBGMCU_APB_FZ1 __AT (0x40015808);



// -----------------------  Field Item: DBGMCU_APB_FZ1_DBG_TIMER3_STOP  ---------------------------
// SVD Line: 758

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_TIMER3_STOP
//    <name> DBG_TIMER3_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015808) Debug Timer 3 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.1..1> DBG_TIMER3_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB_FZ1_DBG_RTC_STOP  ----------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_RTC_STOP
//    <name> DBG_RTC_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40015808) Debug RTC stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.10..10> DBG_RTC_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB_FZ1_DBG_WWDG_STOP  ----------------------------
// SVD Line: 768

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40015808) Debug Window Wachdog stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.11..11> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB_FZ1_DBG_IWDG_STOP  ----------------------------
// SVD Line: 773

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40015808) Debug Independent Wachdog stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.12..12> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB_FZ1_DBG_LPTIM_STOP  ---------------------------
// SVD Line: 778

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_LPTIM_STOP
//    <name> DBG_LPTIM_STOP </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40015808) Debug LPTIM stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.31..31> DBG_LPTIM_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB_FZ1  ---------------------------------
// SVD Line: 752

//  <rtree> SFDITEM_REG__DBGMCU_APB_FZ1
//    <name> APB_FZ1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015808) APB Freeze Register1 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB_FZ1 >> 0) & 0xFFFFFFFF), ((DBGMCU_APB_FZ1 = (DBGMCU_APB_FZ1 & ~(0x80001C02UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80001C02) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_TIMER3_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_RTC_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_LPTIM_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB_FZ2  -----------------------------
// SVD Line: 785

unsigned int DBGMCU_APB_FZ2 __AT (0x4001580C);



// -----------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIMER1_STOP  ---------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER1_STOP
//    <name> DBG_TIMER1_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001580C) Debug Timer 1 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.11..11> DBG_TIMER1_STOP
//    </check>
//  </item>
//  


// -----------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIMER14_STOP  --------------------------
// SVD Line: 796

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER14_STOP
//    <name> DBG_TIMER14_STOP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001580C) Debug Timer 14 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.15..15> DBG_TIMER14_STOP
//    </check>
//  </item>
//  


// -----------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIMER16_STOP  --------------------------
// SVD Line: 801

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER16_STOP
//    <name> DBG_TIMER16_STOP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001580C) Debug Timer 16 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.17..17> DBG_TIMER16_STOP
//    </check>
//  </item>
//  


// -----------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIMER17_STOP  --------------------------
// SVD Line: 806

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER17_STOP
//    <name> DBG_TIMER17_STOP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001580C) Debug Timer 17 stopped when Core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.18..18> DBG_TIMER17_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB_FZ2  ---------------------------------
// SVD Line: 785

//  <rtree> SFDITEM_REG__DBGMCU_APB_FZ2
//    <name> APB_FZ2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001580C) APB Freeze Register2 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB_FZ2 >> 0) & 0xFFFFFFFF), ((DBGMCU_APB_FZ2 = (DBGMCU_APB_FZ2 & ~(0x68800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x68800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER1_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER14_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER16_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER17_STOP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DBGMCU  ------------------------------------
// SVD Line: 721

//  <view> DBGMCU
//    <name> DBGMCU </name>
//    <item> SFDITEM_REG__DBGMCU_IDCODE </item>
//    <item> SFDITEM_REG__DBGMCU_CR </item>
//    <item> SFDITEM_REG__DBGMCU_APB_FZ1 </item>
//    <item> SFDITEM_REG__DBGMCU_APB_FZ2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA_ISR  ---------------------------------
// SVD Line: 836

unsigned int DMA_ISR __AT (0x40020000);



// --------------------------------  Field Item: DMA_ISR_GIF1  ------------------------------------
// SVD Line: 843

//  <item> SFDITEM_FIELD__DMA_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Channel 1 Global interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF1  -----------------------------------
// SVD Line: 848

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Channel 1 Transfer Completeflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_HTIF1  -----------------------------------
// SVD Line: 853

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Channel 1 Half Transfer Completeflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF1  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Channel 1 Transfer Errorflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF2  ------------------------------------
// SVD Line: 863

//  <item> SFDITEM_FIELD__DMA_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Channel 2 Global interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF2  -----------------------------------
// SVD Line: 868

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Channel 2 Transfer Completeflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_HTIF2  -----------------------------------
// SVD Line: 873

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Channel 2 Half Transfer Completeflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF2  -----------------------------------
// SVD Line: 878

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Channel 2 Transfer Errorflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF3  ------------------------------------
// SVD Line: 883

//  <item> SFDITEM_FIELD__DMA_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Channel 3 Global interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF3  -----------------------------------
// SVD Line: 888

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Channel 3 Transfer Completeflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_HTIF3  -----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Channel 3 Half Transfer Completeflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF3  -----------------------------------
// SVD Line: 898

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Channel 3 Transfer Errorflag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_ISR  ------------------------------------
// SVD Line: 836

//  <rtree> SFDITEM_REG__DMA_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) DMA interrupt status register(DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_IFCR  --------------------------------
// SVD Line: 905

unsigned int DMA_IFCR __AT (0x40020004);



// -------------------------------  Field Item: DMA_IFCR_CGIF1  -----------------------------------
// SVD Line: 912

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020004) Channel 1 Global interruptclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF1  ----------------------------------
// SVD Line: 917

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020004) Channel 1 Transfer Completeclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CHTIF1  ----------------------------------
// SVD Line: 922

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020004) Channel 1 Half Transferclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF1  ----------------------------------
// SVD Line: 927

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020004) Channel 1 Transfer Errorclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF2  -----------------------------------
// SVD Line: 932

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020004) Channel 2 Global interruptclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF2  ----------------------------------
// SVD Line: 937

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020004) Channel 2 Transfer Completeclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CHTIF2  ----------------------------------
// SVD Line: 942

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020004) Channel 2 Half Transferclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF2  ----------------------------------
// SVD Line: 947

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020004) Channel 2 Transfer Errorclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF3  -----------------------------------
// SVD Line: 952

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020004) Channel 3 Global interruptclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF3  ----------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020004) Channel 3 Transfer Completeclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CHTIF3  ----------------------------------
// SVD Line: 962

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020004) Channel 3 Half Transferclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF3  ----------------------------------
// SVD Line: 967

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020004) Channel 3 Transfer Errorclear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_IFCR  ------------------------------------
// SVD Line: 905

//  <rtree> SFDITEM_REG__DMA_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020004) DMA interrupt flag clear register(DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA_IFCR >> 0) & 0xFFFFFFFF), ((DMA_IFCR = (DMA_IFCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR1  --------------------------------
// SVD Line: 974

unsigned int DMA_CCR1 __AT (0x40020008);



// ---------------------------------  Field Item: DMA_CCR1_EN  ------------------------------------
// SVD Line: 980

//  <item> SFDITEM_FIELD__DMA_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_TCIE  -----------------------------------
// SVD Line: 985

//  <item> SFDITEM_FIELD__DMA_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Transfer complete interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_HTIE  -----------------------------------
// SVD Line: 990

//  <item> SFDITEM_FIELD__DMA_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Half Transfer interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_TEIE  -----------------------------------
// SVD Line: 995

//  <item> SFDITEM_FIELD__DMA_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Transfer error interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_DIR  ------------------------------------
// SVD Line: 1000

//  <item> SFDITEM_FIELD__DMA_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_CIRC  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__DMA_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_PINC  -----------------------------------
// SVD Line: 1010

//  <item> SFDITEM_FIELD__DMA_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_MINC  -----------------------------------
// SVD Line: 1015

//  <item> SFDITEM_FIELD__DMA_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_PSIZE  -----------------------------------
// SVD Line: 1020

//  <item> SFDITEM_FIELD__DMA_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 8) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_MSIZE  -----------------------------------
// SVD Line: 1025

//  <item> SFDITEM_FIELD__DMA_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 10) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR1_PL  ------------------------------------
// SVD Line: 1030

//  <item> SFDITEM_FIELD__DMA_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 12) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR1_MEM2MEM  ----------------------------------
// SVD Line: 1035

//  <item> SFDITEM_FIELD__DMA_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR1  ------------------------------------
// SVD Line: 974

//  <rtree> SFDITEM_REG__DMA_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel configuration register(DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA_CCR1 >> 0) & 0xFFFFFFFF), ((DMA_CCR1 = (DMA_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MEM2MEM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR1  -------------------------------
// SVD Line: 1042

unsigned int DMA_CNDTR1 __AT (0x4002000C);



// -------------------------------  Field Item: DMA_CNDTR1_NDT  -----------------------------------
// SVD Line: 1048

//  <item> SFDITEM_FIELD__DMA_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR1 >> 0) & 0xFFFF), ((DMA_CNDTR1 = (DMA_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR1  -----------------------------------
// SVD Line: 1042

//  <rtree> SFDITEM_REG__DMA_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) DMA channel 1 number of dataregister </i>
//    <loc> ( (unsigned int)((DMA_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR1 = (DMA_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR1  --------------------------------
// SVD Line: 1055

unsigned int DMA_CPAR1 __AT (0x40020010);



// --------------------------------  Field Item: DMA_CPAR1_PA  ------------------------------------
// SVD Line: 1061

//  <item> SFDITEM_FIELD__DMA_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA_CPAR1 = (DMA_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR1  -----------------------------------
// SVD Line: 1055

//  <rtree> SFDITEM_REG__DMA_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) DMA channel 1 peripheral addressregister </i>
//    <loc> ( (unsigned int)((DMA_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA_CPAR1 = (DMA_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR1  --------------------------------
// SVD Line: 1068

unsigned int DMA_CMAR1 __AT (0x40020014);



// --------------------------------  Field Item: DMA_CMAR1_MA  ------------------------------------
// SVD Line: 1074

//  <item> SFDITEM_FIELD__DMA_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA_CMAR1 = (DMA_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR1  -----------------------------------
// SVD Line: 1068

//  <rtree> SFDITEM_REG__DMA_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) DMA channel 1 memory addressregister </i>
//    <loc> ( (unsigned int)((DMA_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA_CMAR1 = (DMA_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR1_MA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR2  --------------------------------
// SVD Line: 1081

unsigned int DMA_CCR2 __AT (0x4002001C);



// ---------------------------------  Field Item: DMA_CCR2_EN  ------------------------------------
// SVD Line: 1087

//  <item> SFDITEM_FIELD__DMA_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_TCIE  -----------------------------------
// SVD Line: 1092

//  <item> SFDITEM_FIELD__DMA_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Transfer complete interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_HTIE  -----------------------------------
// SVD Line: 1097

//  <item> SFDITEM_FIELD__DMA_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Half Transfer interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_TEIE  -----------------------------------
// SVD Line: 1102

//  <item> SFDITEM_FIELD__DMA_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Transfer error interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_DIR  ------------------------------------
// SVD Line: 1107

//  <item> SFDITEM_FIELD__DMA_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_CIRC  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__DMA_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_PINC  -----------------------------------
// SVD Line: 1117

//  <item> SFDITEM_FIELD__DMA_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_MINC  -----------------------------------
// SVD Line: 1122

//  <item> SFDITEM_FIELD__DMA_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_PSIZE  -----------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__DMA_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 8) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_MSIZE  -----------------------------------
// SVD Line: 1132

//  <item> SFDITEM_FIELD__DMA_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 10) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR2_PL  ------------------------------------
// SVD Line: 1137

//  <item> SFDITEM_FIELD__DMA_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 12) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR2_MEM2MEM  ----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__DMA_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR2  ------------------------------------
// SVD Line: 1081

//  <rtree> SFDITEM_REG__DMA_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel configuration register(DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA_CCR2 >> 0) & 0xFFFFFFFF), ((DMA_CCR2 = (DMA_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MEM2MEM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR2  -------------------------------
// SVD Line: 1149

unsigned int DMA_CNDTR2 __AT (0x40020020);



// -------------------------------  Field Item: DMA_CNDTR2_NDT  -----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__DMA_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR2 >> 0) & 0xFFFF), ((DMA_CNDTR2 = (DMA_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR2  -----------------------------------
// SVD Line: 1149

//  <rtree> SFDITEM_REG__DMA_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) DMA channel 2 number of dataregister </i>
//    <loc> ( (unsigned int)((DMA_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR2 = (DMA_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR2  --------------------------------
// SVD Line: 1162

unsigned int DMA_CPAR2 __AT (0x40020024);



// --------------------------------  Field Item: DMA_CPAR2_PA  ------------------------------------
// SVD Line: 1168

//  <item> SFDITEM_FIELD__DMA_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA_CPAR2 = (DMA_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR2  -----------------------------------
// SVD Line: 1162

//  <rtree> SFDITEM_REG__DMA_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) DMA channel 2 peripheral addressregister </i>
//    <loc> ( (unsigned int)((DMA_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA_CPAR2 = (DMA_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR2  --------------------------------
// SVD Line: 1175

unsigned int DMA_CMAR2 __AT (0x40020028);



// --------------------------------  Field Item: DMA_CMAR2_MA  ------------------------------------
// SVD Line: 1181

//  <item> SFDITEM_FIELD__DMA_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA_CMAR2 = (DMA_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR2  -----------------------------------
// SVD Line: 1175

//  <rtree> SFDITEM_REG__DMA_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) DMA channel 2 memory addressregister </i>
//    <loc> ( (unsigned int)((DMA_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA_CMAR2 = (DMA_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR2_MA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR3  --------------------------------
// SVD Line: 1188

unsigned int DMA_CCR3 __AT (0x40020030);



// ---------------------------------  Field Item: DMA_CCR3_EN  ------------------------------------
// SVD Line: 1194

//  <item> SFDITEM_FIELD__DMA_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_TCIE  -----------------------------------
// SVD Line: 1199

//  <item> SFDITEM_FIELD__DMA_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Transfer complete interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_HTIE  -----------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__DMA_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Half Transfer interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_TEIE  -----------------------------------
// SVD Line: 1209

//  <item> SFDITEM_FIELD__DMA_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Transfer error interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_DIR  ------------------------------------
// SVD Line: 1214

//  <item> SFDITEM_FIELD__DMA_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_CIRC  -----------------------------------
// SVD Line: 1219

//  <item> SFDITEM_FIELD__DMA_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_PINC  -----------------------------------
// SVD Line: 1224

//  <item> SFDITEM_FIELD__DMA_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_MINC  -----------------------------------
// SVD Line: 1229

//  <item> SFDITEM_FIELD__DMA_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_PSIZE  -----------------------------------
// SVD Line: 1234

//  <item> SFDITEM_FIELD__DMA_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 8) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_MSIZE  -----------------------------------
// SVD Line: 1239

//  <item> SFDITEM_FIELD__DMA_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 10) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR3_PL  ------------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__DMA_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 12) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR3_MEM2MEM  ----------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__DMA_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR3  ------------------------------------
// SVD Line: 1188

//  <rtree> SFDITEM_REG__DMA_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel configuration register(DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA_CCR3 >> 0) & 0xFFFFFFFF), ((DMA_CCR3 = (DMA_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MEM2MEM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR3  -------------------------------
// SVD Line: 1256

unsigned int DMA_CNDTR3 __AT (0x40020034);



// -------------------------------  Field Item: DMA_CNDTR3_NDT  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__DMA_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR3 >> 0) & 0xFFFF), ((DMA_CNDTR3 = (DMA_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR3  -----------------------------------
// SVD Line: 1256

//  <rtree> SFDITEM_REG__DMA_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) DMA channel 3 number of dataregister </i>
//    <loc> ( (unsigned int)((DMA_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR3 = (DMA_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR3  --------------------------------
// SVD Line: 1269

unsigned int DMA_CPAR3 __AT (0x40020038);



// --------------------------------  Field Item: DMA_CPAR3_PA  ------------------------------------
// SVD Line: 1275

//  <item> SFDITEM_FIELD__DMA_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA_CPAR3 = (DMA_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR3  -----------------------------------
// SVD Line: 1269

//  <rtree> SFDITEM_REG__DMA_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) DMA channel 3 peripheral addressregister </i>
//    <loc> ( (unsigned int)((DMA_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA_CPAR3 = (DMA_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR3  --------------------------------
// SVD Line: 1282

unsigned int DMA_CMAR3 __AT (0x4002003C);



// --------------------------------  Field Item: DMA_CMAR3_MA  ------------------------------------
// SVD Line: 1288

//  <item> SFDITEM_FIELD__DMA_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA_CMAR3 = (DMA_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR3  -----------------------------------
// SVD Line: 1282

//  <rtree> SFDITEM_REG__DMA_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) DMA channel 3 memory addressregister </i>
//    <loc> ( (unsigned int)((DMA_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA_CMAR3 = (DMA_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA  --------------------------------------
// SVD Line: 815

//  <view> DMA
//    <name> DMA </name>
//    <item> SFDITEM_REG__DMA_ISR </item>
//    <item> SFDITEM_REG__DMA_IFCR </item>
//    <item> SFDITEM_REG__DMA_CCR1 </item>
//    <item> SFDITEM_REG__DMA_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA_CPAR1 </item>
//    <item> SFDITEM_REG__DMA_CMAR1 </item>
//    <item> SFDITEM_REG__DMA_CCR2 </item>
//    <item> SFDITEM_REG__DMA_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA_CPAR2 </item>
//    <item> SFDITEM_REG__DMA_CMAR2 </item>
//    <item> SFDITEM_REG__DMA_CCR3 </item>
//    <item> SFDITEM_REG__DMA_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA_CPAR3 </item>
//    <item> SFDITEM_REG__DMA_CMAR3 </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 1328

unsigned int EXTI_RTSR __AT (0x40021800);



// --------------------------------  Field Item: EXTI_RTSR_RT0  -----------------------------------
// SVD Line: 1334

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT0
//    <name> RT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.0..0> RT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT1  -----------------------------------
// SVD Line: 1339

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT1
//    <name> RT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.1..1> RT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT2  -----------------------------------
// SVD Line: 1344

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT2
//    <name> RT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.2..2> RT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT3  -----------------------------------
// SVD Line: 1349

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT3
//    <name> RT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.3..3> RT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT4  -----------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT4
//    <name> RT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.4..4> RT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT5  -----------------------------------
// SVD Line: 1359

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT5
//    <name> RT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.5..5> RT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT6  -----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT6
//    <name> RT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.6..6> RT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT7  -----------------------------------
// SVD Line: 1369

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT7
//    <name> RT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.7..7> RT7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT8  -----------------------------------
// SVD Line: 1374

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT8
//    <name> RT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.8..8> RT8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT9  -----------------------------------
// SVD Line: 1379

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT9
//    <name> RT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.9..9> RT9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT10  -----------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT10
//    <name> RT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.10..10> RT10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT11  -----------------------------------
// SVD Line: 1389

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT11
//    <name> RT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.11..11> RT11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT12  -----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT12
//    <name> RT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.12..12> RT12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT13  -----------------------------------
// SVD Line: 1399

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT13
//    <name> RT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.13..13> RT13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT14  -----------------------------------
// SVD Line: 1404

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT14
//    <name> RT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.14..14> RT14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT15  -----------------------------------
// SVD Line: 1409

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT15
//    <name> RT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.15..15> RT15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT16  -----------------------------------
// SVD Line: 1414

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT16
//    <name> RT16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.16..16> RT16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT17  -----------------------------------
// SVD Line: 1419

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT17
//    <name> RT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.17..17> RT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT18  -----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT18
//    <name> RT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021800) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.18..18> RT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 1328

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021800) EXTI rising trigger selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT16 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 1431

unsigned int EXTI_FTSR __AT (0x40021804);



// --------------------------------  Field Item: EXTI_FTSR_FT0  -----------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT0
//    <name> FT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.0..0> FT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT1  -----------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT1
//    <name> FT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.1..1> FT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT2  -----------------------------------
// SVD Line: 1447

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT2
//    <name> FT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.2..2> FT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT3  -----------------------------------
// SVD Line: 1452

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT3
//    <name> FT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.3..3> FT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT4  -----------------------------------
// SVD Line: 1457

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT4
//    <name> FT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.4..4> FT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT5  -----------------------------------
// SVD Line: 1462

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT5
//    <name> FT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.5..5> FT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT6  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT6
//    <name> FT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.6..6> FT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT7  -----------------------------------
// SVD Line: 1472

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT7
//    <name> FT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.7..7> FT7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT8  -----------------------------------
// SVD Line: 1477

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT8
//    <name> FT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.8..8> FT8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT9  -----------------------------------
// SVD Line: 1482

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT9
//    <name> FT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.9..9> FT9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT10  -----------------------------------
// SVD Line: 1487

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT10
//    <name> FT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.10..10> FT10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT11  -----------------------------------
// SVD Line: 1492

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT11
//    <name> FT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.11..11> FT11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT12  -----------------------------------
// SVD Line: 1497

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT12
//    <name> FT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.12..12> FT12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT13  -----------------------------------
// SVD Line: 1502

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT13
//    <name> FT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.13..13> FT13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT14  -----------------------------------
// SVD Line: 1507

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT14
//    <name> FT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.14..14> FT14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT15  -----------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT15
//    <name> FT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.15..15> FT15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT16  -----------------------------------
// SVD Line: 1517

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT16
//    <name> FT16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.16..16> FT16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT17  -----------------------------------
// SVD Line: 1522

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT17
//    <name> FT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.17..17> FT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT18  -----------------------------------
// SVD Line: 1527

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT18
//    <name> FT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021804) Falling trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.18..18> FT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 1431

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021804) EXTI falling trigger selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT16 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 1534

unsigned int EXTI_SWIER __AT (0x40021808);



// -------------------------------  Field Item: EXTI_SWIER_SWI0  ----------------------------------
// SVD Line: 1540

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI0
//    <name> SWI0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.0..0> SWI0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI1  ----------------------------------
// SVD Line: 1545

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI1
//    <name> SWI1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.1..1> SWI1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI2  ----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI2
//    <name> SWI2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.2..2> SWI2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI3  ----------------------------------
// SVD Line: 1555

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI3
//    <name> SWI3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.3..3> SWI3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI4  ----------------------------------
// SVD Line: 1560

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI4
//    <name> SWI4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.4..4> SWI4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI5  ----------------------------------
// SVD Line: 1565

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI5
//    <name> SWI5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.5..5> SWI5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI6  ----------------------------------
// SVD Line: 1570

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI6
//    <name> SWI6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.6..6> SWI6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI7  ----------------------------------
// SVD Line: 1575

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI7
//    <name> SWI7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.7..7> SWI7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI8  ----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI8
//    <name> SWI8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.8..8> SWI8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI9  ----------------------------------
// SVD Line: 1585

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI9
//    <name> SWI9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.9..9> SWI9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI10  ----------------------------------
// SVD Line: 1590

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI10
//    <name> SWI10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.10..10> SWI10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI11  ----------------------------------
// SVD Line: 1595

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI11
//    <name> SWI11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.11..11> SWI11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI12  ----------------------------------
// SVD Line: 1600

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI12
//    <name> SWI12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.12..12> SWI12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI13  ----------------------------------
// SVD Line: 1605

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI13
//    <name> SWI13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.13..13> SWI13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI14  ----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI14
//    <name> SWI14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.14..14> SWI14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI15  ----------------------------------
// SVD Line: 1615

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI15
//    <name> SWI15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.15..15> SWI15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI16  ----------------------------------
// SVD Line: 1620

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI16
//    <name> SWI16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.16..16> SWI16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI17  ----------------------------------
// SVD Line: 1625

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI17
//    <name> SWI17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.17..17> SWI17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI18  ----------------------------------
// SVD Line: 1630

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI18
//    <name> SWI18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021808) Rising trigger event configuration bitof Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.18..18> SWI18
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 1534

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021808) EXTI software interrupt eventregister </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI16 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 1637

unsigned int EXTI_PR __AT (0x4002180C);



// ---------------------------------  Field Item: EXTI_PR_PR0  ------------------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__EXTI_PR_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR1  ------------------------------------
// SVD Line: 1648

//  <item> SFDITEM_FIELD__EXTI_PR_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR2  ------------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__EXTI_PR_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR3  ------------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__EXTI_PR_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR4  ------------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__EXTI_PR_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR5  ------------------------------------
// SVD Line: 1668

//  <item> SFDITEM_FIELD__EXTI_PR_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR6  ------------------------------------
// SVD Line: 1673

//  <item> SFDITEM_FIELD__EXTI_PR_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR7  ------------------------------------
// SVD Line: 1678

//  <item> SFDITEM_FIELD__EXTI_PR_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR8  ------------------------------------
// SVD Line: 1683

//  <item> SFDITEM_FIELD__EXTI_PR_PR8
//    <name> PR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.8..8> PR8
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR9  ------------------------------------
// SVD Line: 1688

//  <item> SFDITEM_FIELD__EXTI_PR_PR9
//    <name> PR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.9..9> PR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR10  ------------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__EXTI_PR_PR10
//    <name> PR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.10..10> PR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR11  ------------------------------------
// SVD Line: 1698

//  <item> SFDITEM_FIELD__EXTI_PR_PR11
//    <name> PR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.11..11> PR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR12  ------------------------------------
// SVD Line: 1703

//  <item> SFDITEM_FIELD__EXTI_PR_PR12
//    <name> PR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.12..12> PR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR13  ------------------------------------
// SVD Line: 1708

//  <item> SFDITEM_FIELD__EXTI_PR_PR13
//    <name> PR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.13..13> PR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR14  ------------------------------------
// SVD Line: 1713

//  <item> SFDITEM_FIELD__EXTI_PR_PR14
//    <name> PR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.14..14> PR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR15  ------------------------------------
// SVD Line: 1718

//  <item> SFDITEM_FIELD__EXTI_PR_PR15
//    <name> PR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.15..15> PR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR16  ------------------------------------
// SVD Line: 1723

//  <item> SFDITEM_FIELD__EXTI_PR_PR16
//    <name> PR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.16..16> PR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR17  ------------------------------------
// SVD Line: 1728

//  <item> SFDITEM_FIELD__EXTI_PR_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR18  ------------------------------------
// SVD Line: 1733

//  <item> SFDITEM_FIELD__EXTI_PR_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002180C) configurable event inputs x rising edgePending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 1637

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002180C) EXTI pendingregister </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR8 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR9 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR10 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR11 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR12 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR13 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR14 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR15 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR16 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR18 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR1  ------------------------------
// SVD Line: 1740

unsigned int EXTI_EXTICR1 __AT (0x40021860);



// -----------------------------  Field Item: EXTI_EXTICR1_EXTI0  ---------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 0) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI1  ---------------------------------
// SVD Line: 1751

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 8) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI2  ---------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 16) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI3  ---------------------------------
// SVD Line: 1761

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 24) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR1  ----------------------------------
// SVD Line: 1740

//  <rtree> SFDITEM_REG__EXTI_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021860) EXTI external interrupt selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR1 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3030303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3030303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR2  ------------------------------
// SVD Line: 1768

unsigned int EXTI_EXTICR2 __AT (0x40021864);



// -----------------------------  Field Item: EXTI_EXTICR2_EXTI4  ---------------------------------
// SVD Line: 1774

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021864) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 0) & 0x3), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI5  ---------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021864) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR2 ) </loc>
//      <o.8..8> EXTI5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI6  ---------------------------------
// SVD Line: 1784

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI6
//    <name> EXTI6 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021864) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR2 ) </loc>
//      <o.16..16> EXTI6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI7  ---------------------------------
// SVD Line: 1789

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI7
//    <name> EXTI7 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021864) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR2 ) </loc>
//      <o.24..24> EXTI7
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR2  ----------------------------------
// SVD Line: 1768

//  <rtree> SFDITEM_REG__EXTI_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021864) EXTI external interrupt selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR2 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x1010103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1010103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI4 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI5 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI6 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR3  ------------------------------
// SVD Line: 1796

unsigned int EXTI_EXTICR3 __AT (0x40021868);



// -----------------------------  Field Item: EXTI_EXTICR3_EXTI8  ---------------------------------
// SVD Line: 1802

//  <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI8
//    <name> EXTI8 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021868) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR3 ) </loc>
//      <o.0..0> EXTI8
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR3  ----------------------------------
// SVD Line: 1796

//  <rtree> SFDITEM_REG__EXTI_EXTICR3
//    <name> EXTICR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021868) EXTI external interrupt selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR3 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR3 = (EXTI_EXTICR3 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI8 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 1809

unsigned int EXTI_IMR __AT (0x40021880);



// --------------------------------  Field Item: EXTI_IMR_IM0  ------------------------------------
// SVD Line: 1816

//  <item> SFDITEM_FIELD__EXTI_IMR_IM0
//    <name> IM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.0..0> IM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM1  ------------------------------------
// SVD Line: 1821

//  <item> SFDITEM_FIELD__EXTI_IMR_IM1
//    <name> IM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.1..1> IM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM2  ------------------------------------
// SVD Line: 1826

//  <item> SFDITEM_FIELD__EXTI_IMR_IM2
//    <name> IM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.2..2> IM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM3  ------------------------------------
// SVD Line: 1831

//  <item> SFDITEM_FIELD__EXTI_IMR_IM3
//    <name> IM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.3..3> IM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM4  ------------------------------------
// SVD Line: 1836

//  <item> SFDITEM_FIELD__EXTI_IMR_IM4
//    <name> IM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.4..4> IM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM5  ------------------------------------
// SVD Line: 1841

//  <item> SFDITEM_FIELD__EXTI_IMR_IM5
//    <name> IM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.5..5> IM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM6  ------------------------------------
// SVD Line: 1846

//  <item> SFDITEM_FIELD__EXTI_IMR_IM6
//    <name> IM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.6..6> IM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM7  ------------------------------------
// SVD Line: 1851

//  <item> SFDITEM_FIELD__EXTI_IMR_IM7
//    <name> IM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.7..7> IM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM8  ------------------------------------
// SVD Line: 1856

//  <item> SFDITEM_FIELD__EXTI_IMR_IM8
//    <name> IM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.8..8> IM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM9  ------------------------------------
// SVD Line: 1861

//  <item> SFDITEM_FIELD__EXTI_IMR_IM9
//    <name> IM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.9..9> IM9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM10  -----------------------------------
// SVD Line: 1866

//  <item> SFDITEM_FIELD__EXTI_IMR_IM10
//    <name> IM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.10..10> IM10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM11  -----------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__EXTI_IMR_IM11
//    <name> IM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.11..11> IM11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM12  -----------------------------------
// SVD Line: 1876

//  <item> SFDITEM_FIELD__EXTI_IMR_IM12
//    <name> IM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.12..12> IM12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM13  -----------------------------------
// SVD Line: 1881

//  <item> SFDITEM_FIELD__EXTI_IMR_IM13
//    <name> IM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.13..13> IM13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM14  -----------------------------------
// SVD Line: 1886

//  <item> SFDITEM_FIELD__EXTI_IMR_IM14
//    <name> IM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.14..14> IM14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM15  -----------------------------------
// SVD Line: 1891

//  <item> SFDITEM_FIELD__EXTI_IMR_IM15
//    <name> IM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.15..15> IM15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM16  -----------------------------------
// SVD Line: 1896

//  <item> SFDITEM_FIELD__EXTI_IMR_IM16
//    <name> IM16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.16..16> IM16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM17  -----------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__EXTI_IMR_IM17
//    <name> IM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.17..17> IM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM18  -----------------------------------
// SVD Line: 1906

//  <item> SFDITEM_FIELD__EXTI_IMR_IM18
//    <name> IM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.18..18> IM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM19  -----------------------------------
// SVD Line: 1911

//  <item> SFDITEM_FIELD__EXTI_IMR_IM19
//    <name> IM19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.19..19> IM19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM29  -----------------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__EXTI_IMR_IM29
//    <name> IM29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021880) CPU wakeup with interrupt mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.29..29> IM29
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 1809

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021880) EXTI CPU wakeup with interrupt maskregister </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x200FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x200FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM16 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM18 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM19 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM29 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 1923

unsigned int EXTI_EMR __AT (0x40021884);



// --------------------------------  Field Item: EXTI_EMR_EM0  ------------------------------------
// SVD Line: 1929

//  <item> SFDITEM_FIELD__EXTI_EMR_EM0
//    <name> EM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.0..0> EM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM1  ------------------------------------
// SVD Line: 1934

//  <item> SFDITEM_FIELD__EXTI_EMR_EM1
//    <name> EM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.1..1> EM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM2  ------------------------------------
// SVD Line: 1939

//  <item> SFDITEM_FIELD__EXTI_EMR_EM2
//    <name> EM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.2..2> EM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM3  ------------------------------------
// SVD Line: 1944

//  <item> SFDITEM_FIELD__EXTI_EMR_EM3
//    <name> EM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.3..3> EM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM4  ------------------------------------
// SVD Line: 1949

//  <item> SFDITEM_FIELD__EXTI_EMR_EM4
//    <name> EM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.4..4> EM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM5  ------------------------------------
// SVD Line: 1954

//  <item> SFDITEM_FIELD__EXTI_EMR_EM5
//    <name> EM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.5..5> EM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM6  ------------------------------------
// SVD Line: 1959

//  <item> SFDITEM_FIELD__EXTI_EMR_EM6
//    <name> EM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.6..6> EM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM7  ------------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__EXTI_EMR_EM7
//    <name> EM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.7..7> EM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM8  ------------------------------------
// SVD Line: 1969

//  <item> SFDITEM_FIELD__EXTI_EMR_EM8
//    <name> EM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.8..8> EM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM9  ------------------------------------
// SVD Line: 1974

//  <item> SFDITEM_FIELD__EXTI_EMR_EM9
//    <name> EM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.9..9> EM9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM10  -----------------------------------
// SVD Line: 1979

//  <item> SFDITEM_FIELD__EXTI_EMR_EM10
//    <name> EM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.10..10> EM10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM11  -----------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__EXTI_EMR_EM11
//    <name> EM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.11..11> EM11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM12  -----------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__EXTI_EMR_EM12
//    <name> EM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.12..12> EM12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM13  -----------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__EXTI_EMR_EM13
//    <name> EM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.13..13> EM13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM14  -----------------------------------
// SVD Line: 1999

//  <item> SFDITEM_FIELD__EXTI_EMR_EM14
//    <name> EM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.14..14> EM14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM15  -----------------------------------
// SVD Line: 2004

//  <item> SFDITEM_FIELD__EXTI_EMR_EM15
//    <name> EM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.15..15> EM15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM16  -----------------------------------
// SVD Line: 2009

//  <item> SFDITEM_FIELD__EXTI_EMR_EM16
//    <name> EM16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.16..16> EM16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM17  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__EXTI_EMR_EM17
//    <name> EM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.17..17> EM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM18  -----------------------------------
// SVD Line: 2019

//  <item> SFDITEM_FIELD__EXTI_EMR_EM18
//    <name> EM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.18..18> EM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM19  -----------------------------------
// SVD Line: 2024

//  <item> SFDITEM_FIELD__EXTI_EMR_EM19
//    <name> EM19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.19..19> EM19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM29  -----------------------------------
// SVD Line: 2029

//  <item> SFDITEM_FIELD__EXTI_EMR_EM29
//    <name> EM29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021884) CPU wakeup with event mask on eventinput </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.29..29> EM29
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 1923

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021884) EXTI CPU wakeup with event maskregister </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x200FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x200FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM16 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM18 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM19 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM29 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 1297

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//    <item> SFDITEM_REG__EXTI_EXTICR1 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR2 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR3 </item>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 2054

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 2061

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022000) Latency </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.0..0> LATENCY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 2054

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Access control register </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEYR  -------------------------------
// SVD Line: 2068

unsigned int FLASH_KEYR __AT (0x40022008);



// -------------------------------  Field Item: FLASH_KEYR_KEY  -----------------------------------
// SVD Line: 2075

//  <item> SFDITEM_FIELD__FLASH_KEYR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0x0), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_KEYR  -----------------------------------
// SVD Line: 2068

//  <rtree> SFDITEM_REG__FLASH_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash key register </i>
//    <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0xFFFFFFFF), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEYR_KEY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_OPTKEYR  ------------------------------
// SVD Line: 2082

unsigned int FLASH_OPTKEYR __AT (0x4002200C);



// ----------------------------  Field Item: FLASH_OPTKEYR_OPTKEY  --------------------------------
// SVD Line: 2089

//  <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY
//    <name> OPTKEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0x0), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEYR  ---------------------------------
// SVD Line: 2082

//  <rtree> SFDITEM_REG__FLASH_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Option byte key register </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 2096

unsigned int FLASH_SR __AT (0x40022010);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 2102

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_WRPERR  ----------------------------------
// SVD Line: 2107

//  <item> SFDITEM_FIELD__FLASH_SR_WRPERR
//    <name> WRPERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Write protected error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_OPTVERR  ----------------------------------
// SVD Line: 2112

//  <item> SFDITEM_FIELD__FLASH_SR_OPTVERR
//    <name> OPTVERR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022010) Option and Engineering bits loadingvalidity error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.15..15> OPTVERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 2117

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40022010) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.16..16> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 2096

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Status register </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x18011UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18011) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_OPTVERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 2124

unsigned int FLASH_CR __AT (0x40022014);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 2131

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022014) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 2136

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022014) Page erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 2141

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022014) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_SER  ------------------------------------
// SVD Line: 2146

//  <item> SFDITEM_FIELD__FLASH_CR_SER
//    <name> SER </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40022014) Sector erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.11..11> SER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTSTRT  ----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT
//    <name> OPTSTRT </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022014) Option byte program start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.17..17> OPTSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_PGTSTRT  ----------------------------------
// SVD Line: 2156

//  <item> SFDITEM_FIELD__FLASH_CR_PGTSTRT
//    <name> PGTSTRT </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40022014) Flash main memory program start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.19..19> PGTSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 2161

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022014) End of operation interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.24..24> EOPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 2166

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40022014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.25..25> ERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_CR_OBL_LAUNCH  --------------------------------
// SVD Line: 2171

//  <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH
//    <name> OBL_LAUNCH </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40022014) Force the option byteloading </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.27..27> OBL_LAUNCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTLOCK  ----------------------------------
// SVD Line: 2176

//  <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK
//    <name> OPTLOCK </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40022014) Options Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.30..30> OPTLOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 2181

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40022014) FLASH_CR Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 2124

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022014) Flash control register </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0xCB0A0807UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCB0A0807) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_SER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PGTSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OPTR  -------------------------------
// SVD Line: 2188

unsigned int FLASH_OPTR __AT (0x40022020);



// -------------------------------  Field Item: FLASH_OPTR_RDP  -----------------------------------
// SVD Line: 2195

//  <item> SFDITEM_FIELD__FLASH_OPTR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022020) Read Protection </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 0) & 0xFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_BOREN  ----------------------------------
// SVD Line: 2200

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOREN
//    <name> BOREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40022020) BOR reset Level </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.8..8> BOREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_BORF_LEV  --------------------------------
// SVD Line: 2205

//  <item> SFDITEM_FIELD__FLASH_OPTR_BORF_LEV
//    <name> BORF_LEV </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40022020) These bits contain the VDD supply levelthreshold that activates the reset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 9) & 0x7), ((FLASH_OPTR = (FLASH_OPTR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_IDWG_SW  ---------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__FLASH_OPTR_IDWG_SW
//    <name> IDWG_SW </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022020) Independent watchdogselection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.12..12> IDWG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_WWDG_SW  ---------------------------------
// SVD Line: 2215

//  <item> SFDITEM_FIELD__FLASH_OPTR_WWDG_SW
//    <name> WWDG_SW </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40022020) Window watchdog selection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.13..13> WWDG_SW
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_NRST_MODE  --------------------------------
// SVD Line: 2220

//  <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE
//    <name> NRST_MODE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022020) NRST_MODE </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.14..14> NRST_MODE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_nBOOT1  ---------------------------------
// SVD Line: 2225

//  <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT1
//    <name> nBOOT1 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022020) Boot configuration </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.15..15> nBOOT1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_OPTR  -----------------------------------
// SVD Line: 2188

//  <rtree> SFDITEM_REG__FLASH_OPTR
//    <name> OPTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022020) Flash option register </i>
//    <loc> ( (unsigned int)((FLASH_OPTR >> 0) & 0xFFFFFFFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTR_RDP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOREN </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BORF_LEV </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IDWG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_WWDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_SDKR  -------------------------------
// SVD Line: 2232

unsigned int FLASH_SDKR __AT (0x40022024);



// -----------------------------  Field Item: FLASH_SDKR_SDK_STRT  --------------------------------
// SVD Line: 2239

//  <item> SFDITEM_FIELD__FLASH_SDKR_SDK_STRT
//    <name> SDK_STRT </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40022024) SDK area start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SDKR >> 0) & 0x1F), ((FLASH_SDKR = (FLASH_SDKR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_SDKR_SDK_END  ---------------------------------
// SVD Line: 2244

//  <item> SFDITEM_FIELD__FLASH_SDKR_SDK_END
//    <name> SDK_END </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40022024) SDK area end address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SDKR >> 8) & 0x1F), ((FLASH_SDKR = (FLASH_SDKR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_SDKR  -----------------------------------
// SVD Line: 2232

//  <rtree> SFDITEM_REG__FLASH_SDKR
//    <name> SDKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022024) Flash SDK address register </i>
//    <loc> ( (unsigned int)((FLASH_SDKR >> 0) & 0xFFFFFFFF), ((FLASH_SDKR = (FLASH_SDKR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SDKR_SDK_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_SDKR_SDK_END </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_WRPR  -------------------------------
// SVD Line: 2251

unsigned int FLASH_WRPR __AT (0x4002202C);



// -------------------------------  Field Item: FLASH_WRPR_WRP  -----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__FLASH_WRPR_WRP
//    <name> WRP </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002202C) WRP address </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_WRPR >> 0) & 0xFFFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_WRPR  -----------------------------------
// SVD Line: 2251

//  <rtree> SFDITEM_REG__FLASH_WRPR
//    <name> WRPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002202C) Flash WRP addressregister </i>
//    <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRPR_WRP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_STCR  -------------------------------
// SVD Line: 2265

unsigned int FLASH_STCR __AT (0x40022090);



// -----------------------------  Field Item: FLASH_STCR_SLEEP_EN  --------------------------------
// SVD Line: 2272

//  <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_EN
//    <name> SLEEP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022090) FLash sleep enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_STCR ) </loc>
//      <o.0..0> SLEEP_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_STCR_SLEEP_TIME  -------------------------------
// SVD Line: 2277

//  <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_TIME
//    <name> SLEEP_TIME </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40022090) FLash sleep time configuration(counter based on HSI_10M) </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_STCR >> 8) & 0xFF), ((FLASH_STCR = (FLASH_STCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_STCR  -----------------------------------
// SVD Line: 2265

//  <rtree> SFDITEM_REG__FLASH_STCR
//    <name> STCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022090) Flash sleep time configregister </i>
//    <loc> ( (unsigned int)((FLASH_STCR >> 0) & 0xFFFFFFFF), ((FLASH_STCR = (FLASH_STCR & ~(0xFF01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_EN </item>
//    <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_TIME </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS0  --------------------------------
// SVD Line: 2284

unsigned int FLASH_TS0 __AT (0x40022100);



// --------------------------------  Field Item: FLASH_TS0_TS0  -----------------------------------
// SVD Line: 2291

//  <item> SFDITEM_FIELD__FLASH_TS0_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022100) FLash TS0 register </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS0 >> 0) & 0xFF), ((FLASH_TS0 = (FLASH_TS0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS0  -----------------------------------
// SVD Line: 2284

//  <rtree> SFDITEM_REG__FLASH_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022100) Flash TS0 register </i>
//    <loc> ( (unsigned int)((FLASH_TS0 >> 0) & 0xFFFFFFFF), ((FLASH_TS0 = (FLASH_TS0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS0_TS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS1  --------------------------------
// SVD Line: 2298

unsigned int FLASH_TS1 __AT (0x40022104);



// --------------------------------  Field Item: FLASH_TS1_TS1  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__FLASH_TS1_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022104) FLash TS1 register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS1 >> 0) & 0x1FF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS1  -----------------------------------
// SVD Line: 2298

//  <rtree> SFDITEM_REG__FLASH_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022104) Flash TS1 register </i>
//    <loc> ( (unsigned int)((FLASH_TS1 >> 0) & 0xFFFFFFFF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS1_TS1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS2P  -------------------------------
// SVD Line: 2312

unsigned int FLASH_TS2P __AT (0x40022108);



// -------------------------------  Field Item: FLASH_TS2P_TS2P  ----------------------------------
// SVD Line: 2319

//  <item> SFDITEM_FIELD__FLASH_TS2P_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022108) FLash TS2P register </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS2P >> 0) & 0xFF), ((FLASH_TS2P = (FLASH_TS2P & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TS2P  -----------------------------------
// SVD Line: 2312

//  <rtree> SFDITEM_REG__FLASH_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022108) Flash TS2P register </i>
//    <loc> ( (unsigned int)((FLASH_TS2P >> 0) & 0xFFFFFFFF), ((FLASH_TS2P = (FLASH_TS2P & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS2P_TS2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TPS3  -------------------------------
// SVD Line: 2326

unsigned int FLASH_TPS3 __AT (0x4002210C);



// -------------------------------  Field Item: FLASH_TPS3_TPS3  ----------------------------------
// SVD Line: 2333

//  <item> SFDITEM_FIELD__FLASH_TPS3_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 10..0] RW (@ 0x4002210C) FLash TPS3 register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TPS3 >> 0) & 0x7FF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TPS3  -----------------------------------
// SVD Line: 2326

//  <rtree> SFDITEM_REG__FLASH_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002210C) Flash TPS3 register </i>
//    <loc> ( (unsigned int)((FLASH_TPS3 >> 0) & 0xFFFFFFFF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TPS3_TPS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS3  --------------------------------
// SVD Line: 2340

unsigned int FLASH_TS3 __AT (0x40022110);



// --------------------------------  Field Item: FLASH_TS3_TS3  -----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__FLASH_TS3_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022110) FLash TS3 register </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS3 >> 0) & 0xFF), ((FLASH_TS3 = (FLASH_TS3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS3  -----------------------------------
// SVD Line: 2340

//  <rtree> SFDITEM_REG__FLASH_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022110) Flash TS3 register </i>
//    <loc> ( (unsigned int)((FLASH_TS3 >> 0) & 0xFFFFFFFF), ((FLASH_TS3 = (FLASH_TS3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS3_TS3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PERTPE  ------------------------------
// SVD Line: 2354

unsigned int FLASH_PERTPE __AT (0x40022114);



// -----------------------------  Field Item: FLASH_PERTPE_PERTPE  --------------------------------
// SVD Line: 2361

//  <item> SFDITEM_FIELD__FLASH_PERTPE_PERTPE
//    <name> PERTPE </name>
//    <rw> 
//    <i> [Bits 16..0] RW (@ 0x40022114) FLash PERTPE register </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_PERTPE >> 0) & 0x1FFFF), ((FLASH_PERTPE = (FLASH_PERTPE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PERTPE  ----------------------------------
// SVD Line: 2354

//  <rtree> SFDITEM_REG__FLASH_PERTPE
//    <name> PERTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022114) Flash PERTPE register </i>
//    <loc> ( (unsigned int)((FLASH_PERTPE >> 0) & 0xFFFFFFFF), ((FLASH_PERTPE = (FLASH_PERTPE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PERTPE_PERTPE </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_SMERTPE  ------------------------------
// SVD Line: 2368

unsigned int FLASH_SMERTPE __AT (0x40022118);



// ----------------------------  Field Item: FLASH_SMERTPE_SMERTPE  -------------------------------
// SVD Line: 2375

//  <item> SFDITEM_FIELD__FLASH_SMERTPE_SMERTPE
//    <name> SMERTPE </name>
//    <rw> 
//    <i> [Bits 16..0] RW (@ 0x40022118) FLash SMERTPE register </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_SMERTPE >> 0) & 0x1FFFF), ((FLASH_SMERTPE = (FLASH_SMERTPE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_SMERTPE  ---------------------------------
// SVD Line: 2368

//  <rtree> SFDITEM_REG__FLASH_SMERTPE
//    <name> SMERTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022118) Flash SMERTPE register </i>
//    <loc> ( (unsigned int)((FLASH_SMERTPE >> 0) & 0xFFFFFFFF), ((FLASH_SMERTPE = (FLASH_SMERTPE & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SMERTPE_SMERTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRGTPE  ------------------------------
// SVD Line: 2382

unsigned int FLASH_PRGTPE __AT (0x4002211C);



// -----------------------------  Field Item: FLASH_PRGTPE_PRGTPE  --------------------------------
// SVD Line: 2389

//  <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002211C) FLash PRGTPE register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRGTPE >> 0) & 0xFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRGTPE  ----------------------------------
// SVD Line: 2382

//  <rtree> SFDITEM_REG__FLASH_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002211C) Flash PRGTPE register </i>
//    <loc> ( (unsigned int)((FLASH_PRGTPE >> 0) & 0xFFFFFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRETPE  ------------------------------
// SVD Line: 2396

unsigned int FLASH_PRETPE __AT (0x40022120);



// -----------------------------  Field Item: FLASH_PRETPE_PRETPE  --------------------------------
// SVD Line: 2403

//  <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 12..0] RW (@ 0x40022120) FLash PRETPE register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRETPE >> 0) & 0x1FFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRETPE  ----------------------------------
// SVD Line: 2396

//  <rtree> SFDITEM_REG__FLASH_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022120) Flash PRETPE register </i>
//    <loc> ( (unsigned int)((FLASH_PRETPE >> 0) & 0xFFFFFFFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 2038

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEYR </item>
//    <item> SFDITEM_REG__FLASH_OPTKEYR </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_OPTR </item>
//    <item> SFDITEM_REG__FLASH_SDKR </item>
//    <item> SFDITEM_REG__FLASH_WRPR </item>
//    <item> SFDITEM_REG__FLASH_STCR </item>
//    <item> SFDITEM_REG__FLASH_TS0 </item>
//    <item> SFDITEM_REG__FLASH_TS1 </item>
//    <item> SFDITEM_REG__FLASH_TS2P </item>
//    <item> SFDITEM_REG__FLASH_TPS3 </item>
//    <item> SFDITEM_REG__FLASH_TS3 </item>
//    <item> SFDITEM_REG__FLASH_PERTPE </item>
//    <item> SFDITEM_REG__FLASH_SMERTPE </item>
//    <item> SFDITEM_REG__FLASH_PRGTPE </item>
//    <item> SFDITEM_REG__FLASH_PRETPE </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 2423

unsigned int GPIOA_MODER __AT (0x50000000);



// ------------------------------  Field Item: GPIOA_MODER_MODE0  ---------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE1  ---------------------------------
// SVD Line: 2435

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE2  ---------------------------------
// SVD Line: 2440

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE3  ---------------------------------
// SVD Line: 2445

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE4  ---------------------------------
// SVD Line: 2450

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE5  ---------------------------------
// SVD Line: 2455

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE6  ---------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE7  ---------------------------------
// SVD Line: 2465

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE8  ---------------------------------
// SVD Line: 2470

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 16) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE9  ---------------------------------
// SVD Line: 2475

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 18) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE10  ---------------------------------
// SVD Line: 2480

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 20) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE11  ---------------------------------
// SVD Line: 2485

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 22) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE12  ---------------------------------
// SVD Line: 2490

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 24) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE13  ---------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 26) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE14  ---------------------------------
// SVD Line: 2500

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 28) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE15  ---------------------------------
// SVD Line: 2505

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000000) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 30) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 2423

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 2512

unsigned int GPIOA_OTYPER __AT (0x50000004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 2518

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 2523

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 2528

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 2533

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 2538

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 2548

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT8  ----------------------------------
// SVD Line: 2558

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT9  ----------------------------------
// SVD Line: 2563

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT10  ---------------------------------
// SVD Line: 2568

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT11  ---------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT12  ---------------------------------
// SVD Line: 2578

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT13  ---------------------------------
// SVD Line: 2583

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT14  ---------------------------------
// SVD Line: 2588

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT15  ---------------------------------
// SVD Line: 2593

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000004) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 2512

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDR  ------------------------------
// SVD Line: 2600

unsigned int GPIOA_OSPEEDR __AT (0x50000008);



// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 0) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2612

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 2) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 2617

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 4) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 2622

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 6) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 2627

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 8) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 10) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 2637

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 12) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 14) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 2647

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 16) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED9  -------------------------------
// SVD Line: 2652

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED9
//    <name> OSPEED9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 18) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED10  -------------------------------
// SVD Line: 2657

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED10
//    <name> OSPEED10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 20) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED11  -------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED11
//    <name> OSPEED11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 22) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED12  -------------------------------
// SVD Line: 2667

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED12
//    <name> OSPEED12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 24) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED13  -------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED13
//    <name> OSPEED13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 26) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED14  -------------------------------
// SVD Line: 2677

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED14
//    <name> OSPEED14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 28) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED15  -------------------------------
// SVD Line: 2682

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED15
//    <name> OSPEED15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000008) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 30) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OSPEEDR  ---------------------------------
// SVD Line: 2600

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000008) GPIO port output speedregister </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 2689

unsigned int GPIOA_PUPDR __AT (0x5000000C);



// ------------------------------  Field Item: GPIOA_PUPDR_PUPD0  ---------------------------------
// SVD Line: 2696

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD1  ---------------------------------
// SVD Line: 2701

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD2  ---------------------------------
// SVD Line: 2706

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD3  ---------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD4  ---------------------------------
// SVD Line: 2716

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD5  ---------------------------------
// SVD Line: 2721

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD6  ---------------------------------
// SVD Line: 2726

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD7  ---------------------------------
// SVD Line: 2731

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD8  ---------------------------------
// SVD Line: 2736

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD9  ---------------------------------
// SVD Line: 2741

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD9
//    <name> PUPD9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD10  ---------------------------------
// SVD Line: 2746

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD10
//    <name> PUPD10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD11  ---------------------------------
// SVD Line: 2751

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD11
//    <name> PUPD11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD12  ---------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD12
//    <name> PUPD12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD13  ---------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD13
//    <name> PUPD13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD14  ---------------------------------
// SVD Line: 2766

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD14
//    <name> PUPD14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD15  ---------------------------------
// SVD Line: 2771

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD15
//    <name> PUPD15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000000C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 2689

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000000C) GPIO port pull-up/pull-downregister </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 2778

unsigned int GPIOA_IDR __AT (0x50000010);



// --------------------------------  Field Item: GPIOA_IDR_ID0  -----------------------------------
// SVD Line: 2785

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID1  -----------------------------------
// SVD Line: 2790

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID2  -----------------------------------
// SVD Line: 2795

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID3  -----------------------------------
// SVD Line: 2800

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID4  -----------------------------------
// SVD Line: 2805

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID5  -----------------------------------
// SVD Line: 2810

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID6  -----------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID7  -----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID8  -----------------------------------
// SVD Line: 2825

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID9  -----------------------------------
// SVD Line: 2830

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID9
//    <name> ID9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> ID9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID10  -----------------------------------
// SVD Line: 2835

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID10
//    <name> ID10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> ID10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID11  -----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID11
//    <name> ID11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> ID11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID12  -----------------------------------
// SVD Line: 2845

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID12
//    <name> ID12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> ID12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID13  -----------------------------------
// SVD Line: 2850

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID13
//    <name> ID13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> ID13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID14  -----------------------------------
// SVD Line: 2855

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID14
//    <name> ID14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> ID14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID15  -----------------------------------
// SVD Line: 2860

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID15
//    <name> ID15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000010) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> ID15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 2867

unsigned int GPIOA_ODR __AT (0x50000014);



// --------------------------------  Field Item: GPIOA_ODR_OD0  -----------------------------------
// SVD Line: 2873

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD1  -----------------------------------
// SVD Line: 2878

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD2  -----------------------------------
// SVD Line: 2883

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD3  -----------------------------------
// SVD Line: 2888

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD4  -----------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD5  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD6  -----------------------------------
// SVD Line: 2903

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD7  -----------------------------------
// SVD Line: 2908

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD8  -----------------------------------
// SVD Line: 2913

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD9  -----------------------------------
// SVD Line: 2918

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD9
//    <name> OD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> OD9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD10  -----------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD10
//    <name> OD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> OD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD11  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD11
//    <name> OD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> OD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD12  -----------------------------------
// SVD Line: 2933

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD12
//    <name> OD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> OD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD13  -----------------------------------
// SVD Line: 2938

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD13
//    <name> OD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> OD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD14  -----------------------------------
// SVD Line: 2943

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD14
//    <name> OD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> OD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD15  -----------------------------------
// SVD Line: 2948

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD15
//    <name> OD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000014) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> OD15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 2867

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 2955

unsigned int GPIOA_BSRR __AT (0x50000018);



// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 2962

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 2967

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 2972

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 2977

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 2992

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 2997

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 3002

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 3007

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 3022

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 3027

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 3032

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 3037

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000018) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 3052

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 3057

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 3062

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 3067

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 3077

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 3087

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 3092

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 3097

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 3107

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 3117

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50000018) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 2955

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000018) GPIO port bit set/resetregister </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 3124

unsigned int GPIOA_LCKR __AT (0x5000001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 3135

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 3140

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 3145

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 3155

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 3170

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 3175

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 3185

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 3195

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 3205

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000001C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 3124

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000001C) GPIO port configuration lockregister </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 3217

unsigned int GPIOA_AFRL __AT (0x50000020);



// ------------------------------  Field Item: GPIOA_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3223

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3233

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3243

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL6  ---------------------------------
// SVD Line: 3253

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL7  ---------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000020) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 3217

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000020) GPIO alternate function lowregister </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRH  -------------------------------
// SVD Line: 3265

unsigned int GPIOA_AFRH __AT (0x50000024);



// ------------------------------  Field Item: GPIOA_AFRH_AFSEL8  ---------------------------------
// SVD Line: 3271

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 0) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFSEL9  ---------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 4) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL10  ---------------------------------
// SVD Line: 3281

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 8) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL11  ---------------------------------
// SVD Line: 3286

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 12) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL12  ---------------------------------
// SVD Line: 3291

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 16) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL13  ---------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 20) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL14  ---------------------------------
// SVD Line: 3301

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 24) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL15  ---------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000024) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 28) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRH  -----------------------------------
// SVD Line: 3265

//  <rtree> SFDITEM_REG__GPIOA_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000024) GPIO alternate function highregister </i>
//    <loc> ( (unsigned int)((GPIOA_AFRH >> 0) & 0xFFFFFFFF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 3313

unsigned int GPIOA_BRR __AT (0x50000028);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 3320

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 3335

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 3340

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 3345

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 3350

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 3365

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 3370

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 3375

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 3380

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 3385

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 3395

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 3313

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000028) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 2412

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_AFRH </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 3415

unsigned int GPIOB_MODER __AT (0x50000400);



// ------------------------------  Field Item: GPIOB_MODER_MODE0  ---------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE1  ---------------------------------
// SVD Line: 3427

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE2  ---------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE3  ---------------------------------
// SVD Line: 3437

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE4  ---------------------------------
// SVD Line: 3442

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 8) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE5  ---------------------------------
// SVD Line: 3447

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 10) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE6  ---------------------------------
// SVD Line: 3452

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 12) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE7  ---------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 14) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE8  ---------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 16) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 3415

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE8 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 3469

unsigned int GPIOB_OTYPER __AT (0x50000404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 3490

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT4  ----------------------------------
// SVD Line: 3495

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT5  ----------------------------------
// SVD Line: 3500

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT6  ----------------------------------
// SVD Line: 3505

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT7  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT8  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 3469

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDR  ------------------------------
// SVD Line: 3522

unsigned int GPIOB_OSPEEDR __AT (0x50000408);



// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 0) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 2) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 4) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 3543

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 6) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 3548

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 8) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 3553

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 10) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 12) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 3563

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 14) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 16) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OSPEEDR  ---------------------------------
// SVD Line: 3522

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000408) GPIO port output speedregister </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED8 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 3575

unsigned int GPIOB_PUPDR __AT (0x5000040C);



// ------------------------------  Field Item: GPIOB_PUPDR_PUPD0  ---------------------------------
// SVD Line: 3581

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD1  ---------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD2  ---------------------------------
// SVD Line: 3591

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD3  ---------------------------------
// SVD Line: 3596

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD4  ---------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD5  ---------------------------------
// SVD Line: 3606

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD6  ---------------------------------
// SVD Line: 3611

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD7  ---------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD8  ---------------------------------
// SVD Line: 3621

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000040C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 16) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 3575

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000040C) GPIO port pull-up/pull-downregister </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 3628

unsigned int GPIOB_IDR __AT (0x50000410);



// --------------------------------  Field Item: GPIOB_IDR_ID0  -----------------------------------
// SVD Line: 3635

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID1  -----------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID2  -----------------------------------
// SVD Line: 3645

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID3  -----------------------------------
// SVD Line: 3650

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID4  -----------------------------------
// SVD Line: 3655

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID5  -----------------------------------
// SVD Line: 3660

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID6  -----------------------------------
// SVD Line: 3665

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID7  -----------------------------------
// SVD Line: 3670

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID8  -----------------------------------
// SVD Line: 3675

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 3628

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 3682

unsigned int GPIOB_ODR __AT (0x50000414);



// --------------------------------  Field Item: GPIOB_ODR_OD0  -----------------------------------
// SVD Line: 3688

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD1  -----------------------------------
// SVD Line: 3693

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD2  -----------------------------------
// SVD Line: 3698

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD3  -----------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD4  -----------------------------------
// SVD Line: 3708

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD5  -----------------------------------
// SVD Line: 3713

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD6  -----------------------------------
// SVD Line: 3718

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD7  -----------------------------------
// SVD Line: 3723

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD8  -----------------------------------
// SVD Line: 3728

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 3682

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 3735

unsigned int GPIOB_BSRR __AT (0x50000418);



// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 3742

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 3747

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 3752

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 3757

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 3762

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 3772

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 3777

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 3782

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 3787

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 3792

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 3797

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 3802

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 3807

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 3812

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 3822

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 3735

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000418) GPIO port bit set/resetregister </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0x1FF01FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF01FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 3834

unsigned int GPIOB_LCKR __AT (0x5000041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 3840

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 3845

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 3850

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 3855

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 3860

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 3865

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 3870

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 3875

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 3880

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 3885

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000041C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 3834

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000041C) GPIO port configuration lockregister </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x101FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 3892

unsigned int GPIOB_AFRL __AT (0x50000420);



// ------------------------------  Field Item: GPIOB_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3898

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3908

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3913

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 16) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3923

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 20) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL6  ---------------------------------
// SVD Line: 3928

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 24) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL7  ---------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 28) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 3892

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000420) GPIO alternate function lowregister </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRH  -------------------------------
// SVD Line: 3940

unsigned int GPIOB_AFRH __AT (0x50000424);



// ------------------------------  Field Item: GPIOB_AFRH_AFSEL8  ---------------------------------
// SVD Line: 3946

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 0) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFSEL9  ---------------------------------
// SVD Line: 3951

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 4) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL10  ---------------------------------
// SVD Line: 3956

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 8) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL11  ---------------------------------
// SVD Line: 3961

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 12) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL12  ---------------------------------
// SVD Line: 3966

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 16) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL13  ---------------------------------
// SVD Line: 3971

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 20) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL14  ---------------------------------
// SVD Line: 3976

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 24) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL15  ---------------------------------
// SVD Line: 3981

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 28) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRH  -----------------------------------
// SVD Line: 3940

//  <rtree> SFDITEM_REG__GPIOB_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000424) GPIO alternate function highregister </i>
//    <loc> ( (unsigned int)((GPIOB_AFRH >> 0) & 0xFFFFFFFF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 3988

unsigned int GPIOB_BRR __AT (0x50000428);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 3995

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 4005

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 4010

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 4015

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 4020

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 4025

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 4030

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR8  -----------------------------------
// SVD Line: 4035

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 3988

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 3404

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_AFRH </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOF_MODER  -------------------------------
// SVD Line: 3415

unsigned int GPIOF_MODER __AT (0x50001400);



// ------------------------------  Field Item: GPIOF_MODER_MODE0  ---------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 0) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE1  ---------------------------------
// SVD Line: 3427

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 2) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE2  ---------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 4) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE3  ---------------------------------
// SVD Line: 3437

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 6) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE4  ---------------------------------
// SVD Line: 3442

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 8) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE5  ---------------------------------
// SVD Line: 3447

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 10) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE6  ---------------------------------
// SVD Line: 3452

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 12) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE7  ---------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 14) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE8  ---------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50001400) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 16) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_MODER  ----------------------------------
// SVD Line: 3415

//  <rtree> SFDITEM_REG__GPIOF_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOF_MODER >> 0) & 0xFFFFFFFF), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE8 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_OTYPER  ------------------------------
// SVD Line: 3469

unsigned int GPIOF_OTYPER __AT (0x50001404);



// ------------------------------  Field Item: GPIOF_OTYPER_OT0  ----------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT1  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT2  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT3  ----------------------------------
// SVD Line: 3490

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT4  ----------------------------------
// SVD Line: 3495

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT5  ----------------------------------
// SVD Line: 3500

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT6  ----------------------------------
// SVD Line: 3505

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT7  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT8  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001404) Port x configuration bits (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OTYPER  ----------------------------------
// SVD Line: 3469

//  <rtree> SFDITEM_REG__GPIOF_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOF_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOF_OTYPER = (GPIOF_OTYPER & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOF_OSPEEDR  ------------------------------
// SVD Line: 3522

unsigned int GPIOF_OSPEEDR __AT (0x50001408);



// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 0) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 2) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 4) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 3543

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 6) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 3548

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 8) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 3553

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 10) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 12) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 3563

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 14) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50001408) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 16) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OSPEEDR  ---------------------------------
// SVD Line: 3522

//  <rtree> SFDITEM_REG__GPIOF_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001408) GPIO port output speedregister </i>
//    <loc> ( (unsigned int)((GPIOF_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED8 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PUPDR  -------------------------------
// SVD Line: 3575

unsigned int GPIOF_PUPDR __AT (0x5000140C);



// ------------------------------  Field Item: GPIOF_PUPDR_PUPD0  ---------------------------------
// SVD Line: 3581

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 0) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD1  ---------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 2) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD2  ---------------------------------
// SVD Line: 3591

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 4) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD3  ---------------------------------
// SVD Line: 3596

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 6) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD4  ---------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 8) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD5  ---------------------------------
// SVD Line: 3606

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 10) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD6  ---------------------------------
// SVD Line: 3611

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 12) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD7  ---------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 14) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD8  ---------------------------------
// SVD Line: 3621

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000140C) Port x configuration bits (y =0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 16) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_PUPDR  ----------------------------------
// SVD Line: 3575

//  <rtree> SFDITEM_REG__GPIOF_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000140C) GPIO port pull-up/pull-downregister </i>
//    <loc> ( (unsigned int)((GPIOF_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_IDR  --------------------------------
// SVD Line: 3628

unsigned int GPIOF_IDR __AT (0x50001410);



// --------------------------------  Field Item: GPIOF_IDR_ID0  -----------------------------------
// SVD Line: 3635

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID1  -----------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID2  -----------------------------------
// SVD Line: 3645

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID3  -----------------------------------
// SVD Line: 3650

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID4  -----------------------------------
// SVD Line: 3655

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID5  -----------------------------------
// SVD Line: 3660

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID6  -----------------------------------
// SVD Line: 3665

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID7  -----------------------------------
// SVD Line: 3670

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID8  -----------------------------------
// SVD Line: 3675

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50001410) Port input data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_IDR  -----------------------------------
// SVD Line: 3628

//  <rtree> SFDITEM_REG__GPIOF_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50001410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOF_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_ODR  --------------------------------
// SVD Line: 3682

unsigned int GPIOF_ODR __AT (0x50001414);



// --------------------------------  Field Item: GPIOF_ODR_OD0  -----------------------------------
// SVD Line: 3688

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD1  -----------------------------------
// SVD Line: 3693

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD2  -----------------------------------
// SVD Line: 3698

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD3  -----------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD4  -----------------------------------
// SVD Line: 3708

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD5  -----------------------------------
// SVD Line: 3713

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD6  -----------------------------------
// SVD Line: 3718

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD7  -----------------------------------
// SVD Line: 3723

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD8  -----------------------------------
// SVD Line: 3728

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001414) Port output data (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_ODR  -----------------------------------
// SVD Line: 3682

//  <rtree> SFDITEM_REG__GPIOF_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOF_ODR >> 0) & 0xFFFFFFFF), ((GPIOF_ODR = (GPIOF_ODR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BSRR  -------------------------------
// SVD Line: 3735

unsigned int GPIOF_BSRR __AT (0x50001418);



// -------------------------------  Field Item: GPIOF_BSRR_BS0  -----------------------------------
// SVD Line: 3742

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS1  -----------------------------------
// SVD Line: 3747

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS2  -----------------------------------
// SVD Line: 3752

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS3  -----------------------------------
// SVD Line: 3757

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS4  -----------------------------------
// SVD Line: 3762

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS5  -----------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS6  -----------------------------------
// SVD Line: 3772

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS7  -----------------------------------
// SVD Line: 3777

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS8  -----------------------------------
// SVD Line: 3782

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR0  -----------------------------------
// SVD Line: 3787

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50001418) Port x set bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR1  -----------------------------------
// SVD Line: 3792

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR2  -----------------------------------
// SVD Line: 3797

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR3  -----------------------------------
// SVD Line: 3802

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR4  -----------------------------------
// SVD Line: 3807

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR5  -----------------------------------
// SVD Line: 3812

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR6  -----------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR7  -----------------------------------
// SVD Line: 3822

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR8  -----------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50001418) Port x reset bit y (y =0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_BSRR  -----------------------------------
// SVD Line: 3735

//  <rtree> SFDITEM_REG__GPIOF_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50001418) GPIO port bit set/resetregister </i>
//    <loc> ( (unsigned int)((GPIOF_BSRR >> 0) & 0xFFFFFFFF), ((GPIOF_BSRR = (GPIOF_BSRR & ~(0x1FF01FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF01FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LCKR  -------------------------------
// SVD Line: 3834

unsigned int GPIOF_LCKR __AT (0x5000141C);



// -------------------------------  Field Item: GPIOF_LCKR_LCK0  ----------------------------------
// SVD Line: 3840

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK1  ----------------------------------
// SVD Line: 3845

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK2  ----------------------------------
// SVD Line: 3850

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK3  ----------------------------------
// SVD Line: 3855

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK4  ----------------------------------
// SVD Line: 3860

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK5  ----------------------------------
// SVD Line: 3865

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK6  ----------------------------------
// SVD Line: 3870

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK7  ----------------------------------
// SVD Line: 3875

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK8  ----------------------------------
// SVD Line: 3880

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCKK  ----------------------------------
// SVD Line: 3885

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000141C) Port x lock bit y (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LCKR  -----------------------------------
// SVD Line: 3834

//  <rtree> SFDITEM_REG__GPIOF_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000141C) GPIO port configuration lockregister </i>
//    <loc> ( (unsigned int)((GPIOF_LCKR >> 0) & 0xFFFFFFFF), ((GPIOF_LCKR = (GPIOF_LCKR & ~(0x101FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRL  -------------------------------
// SVD Line: 3892

unsigned int GPIOF_AFRL __AT (0x50001420);



// ------------------------------  Field Item: GPIOF_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3898

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 0) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 4) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3908

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 8) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3913

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 12) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 16) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3923

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 20) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL6  ---------------------------------
// SVD Line: 3928

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 24) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL7  ---------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50001420) Alternate function selection for port xbit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 28) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRL  -----------------------------------
// SVD Line: 3892

//  <rtree> SFDITEM_REG__GPIOF_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001420) GPIO alternate function lowregister </i>
//    <loc> ( (unsigned int)((GPIOF_AFRL >> 0) & 0xFFFFFFFF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRH  -------------------------------
// SVD Line: 3940

unsigned int GPIOF_AFRH __AT (0x50001424);



// ------------------------------  Field Item: GPIOF_AFRH_AFSEL8  ---------------------------------
// SVD Line: 3946

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 0) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFSEL9  ---------------------------------
// SVD Line: 3951

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 4) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL10  ---------------------------------
// SVD Line: 3956

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 8) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL11  ---------------------------------
// SVD Line: 3961

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 12) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL12  ---------------------------------
// SVD Line: 3966

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 16) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL13  ---------------------------------
// SVD Line: 3971

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 20) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL14  ---------------------------------
// SVD Line: 3976

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 24) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL15  ---------------------------------
// SVD Line: 3981

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50001424) Alternate function selection for port xbit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 28) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRH  -----------------------------------
// SVD Line: 3940

//  <rtree> SFDITEM_REG__GPIOF_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001424) GPIO alternate function highregister </i>
//    <loc> ( (unsigned int)((GPIOF_AFRH >> 0) & 0xFFFFFFFF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BRR  --------------------------------
// SVD Line: 3988

unsigned int GPIOF_BRR __AT (0x50001428);



// --------------------------------  Field Item: GPIOF_BRR_BR0  -----------------------------------
// SVD Line: 3995

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR1  -----------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR2  -----------------------------------
// SVD Line: 4005

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR3  -----------------------------------
// SVD Line: 4010

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR4  -----------------------------------
// SVD Line: 4015

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR5  -----------------------------------
// SVD Line: 4020

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR6  -----------------------------------
// SVD Line: 4025

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR7  -----------------------------------
// SVD Line: 4030

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR8  -----------------------------------
// SVD Line: 4035

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_BRR  -----------------------------------
// SVD Line: 3988

//  <rtree> SFDITEM_REG__GPIOF_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50001428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BRR >> 0) & 0xFFFFFFFF), ((GPIOF_BRR = (GPIOF_BRR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 4044

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_MODER </item>
//    <item> SFDITEM_REG__GPIOF_OTYPER </item>
//    <item> SFDITEM_REG__GPIOF_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOF_PUPDR </item>
//    <item> SFDITEM_REG__GPIOF_IDR </item>
//    <item> SFDITEM_REG__GPIOF_ODR </item>
//    <item> SFDITEM_REG__GPIOF_BSRR </item>
//    <item> SFDITEM_REG__GPIOF_LCKR </item>
//    <item> SFDITEM_REG__GPIOF_AFRL </item>
//    <item> SFDITEM_REG__GPIOF_AFRH </item>
//    <item> SFDITEM_REG__GPIOF_BRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C_CR1  ---------------------------------
// SVD Line: 4064

unsigned int I2C_CR1 __AT (0x40005400);



// ---------------------------------  Field Item: I2C_CR1_PE  -------------------------------------
// SVD Line: 4070

//  <item> SFDITEM_FIELD__I2C_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_ENPEC  -----------------------------------
// SVD Line: 4075

//  <item> SFDITEM_FIELD__I2C_CR1_ENPEC
//    <name> ENPEC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.5..5> ENPEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_ENGC  ------------------------------------
// SVD Line: 4080

//  <item> SFDITEM_FIELD__I2C_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 4085

//  <item> SFDITEM_FIELD__I2C_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_START  -----------------------------------
// SVD Line: 4090

//  <item> SFDITEM_FIELD__I2C_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_STOP  ------------------------------------
// SVD Line: 4095

//  <item> SFDITEM_FIELD__I2C_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_ACK  ------------------------------------
// SVD Line: 4100

//  <item> SFDITEM_FIELD__I2C_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_POS  ------------------------------------
// SVD Line: 4105

//  <item> SFDITEM_FIELD__I2C_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge/PEC Position (for data reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_PEC  ------------------------------------
// SVD Line: 4110

//  <item> SFDITEM_FIELD__I2C_CR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Packet error checking </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.12..12> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_SWRST  -----------------------------------
// SVD Line: 4115

//  <item> SFDITEM_FIELD__I2C_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CR1  ------------------------------------
// SVD Line: 4064

//  <rtree> SFDITEM_REG__I2C_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C_CR1 >> 0) & 0xFFFFFFFF), ((I2C_CR1 = (I2C_CR1 & ~(0x9FE1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9FE1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ENPEC </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C_CR1_PEC </item>
//    <item> SFDITEM_FIELD__I2C_CR1_SWRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_CR2  ---------------------------------
// SVD Line: 4122

unsigned int I2C_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C_CR2_FREQ  ------------------------------------
// SVD Line: 4128

//  <item> SFDITEM_FIELD__I2C_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_CR2 >> 0) & 0x3F), ((I2C_CR2 = (I2C_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITERREN  ----------------------------------
// SVD Line: 4133

//  <item> SFDITEM_FIELD__I2C_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITEVTEN  ----------------------------------
// SVD Line: 4138

//  <item> SFDITEM_FIELD__I2C_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005404) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITBUFEN  ----------------------------------
// SVD Line: 4143

//  <item> SFDITEM_FIELD__I2C_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR2_DMAEN  -----------------------------------
// SVD Line: 4148

//  <item> SFDITEM_FIELD__I2C_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR2_LAST  ------------------------------------
// SVD Line: 4153

//  <item> SFDITEM_FIELD__I2C_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CR2  ------------------------------------
// SVD Line: 4122

//  <rtree> SFDITEM_REG__I2C_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C_CR2 >> 0) & 0xFFFFFFFF), ((I2C_CR2 = (I2C_CR2 & ~(0x1F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CR2_FREQ </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITBUFEN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_LAST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_OAR1  --------------------------------
// SVD Line: 4160

unsigned int I2C_OAR1 __AT (0x40005408);



// --------------------------------  Field Item: I2C_OAR1_ADD  ------------------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__I2C_OAR1_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_OAR1 >> 1) & 0x7F), ((I2C_OAR1 = (I2C_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C_OAR1  ------------------------------------
// SVD Line: 4160

//  <rtree> SFDITEM_REG__I2C_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C_OAR1 >> 0) & 0xFFFFFFFF), ((I2C_OAR1 = (I2C_OAR1 & ~(0xFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_OAR1_ADD </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: I2C_DR  ---------------------------------
// SVD Line: 4173

unsigned int I2C_DR __AT (0x40005410);



// ----------------------------------  Field Item: I2C_DR_DR  -------------------------------------
// SVD Line: 4179

//  <item> SFDITEM_FIELD__I2C_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_DR >> 0) & 0xFF), ((I2C_DR = (I2C_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_DR  -------------------------------------
// SVD Line: 4173

//  <rtree> SFDITEM_REG__I2C_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Data register </i>
//    <loc> ( (unsigned int)((I2C_DR >> 0) & 0xFFFFFFFF), ((I2C_DR = (I2C_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_SR1  ---------------------------------
// SVD Line: 4186

unsigned int I2C_SR1 __AT (0x40005414);



// ---------------------------------  Field Item: I2C_SR1_SB  -------------------------------------
// SVD Line: 4192

//  <item> SFDITEM_FIELD__I2C_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_ADDR  ------------------------------------
// SVD Line: 4198

//  <item> SFDITEM_FIELD__I2C_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_BTF  ------------------------------------
// SVD Line: 4204

//  <item> SFDITEM_FIELD__I2C_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_STOPF  -----------------------------------
// SVD Line: 4210

//  <item> SFDITEM_FIELD__I2C_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_RxNE  ------------------------------------
// SVD Line: 4216

//  <item> SFDITEM_FIELD__I2C_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_TxE  ------------------------------------
// SVD Line: 4222

//  <item> SFDITEM_FIELD__I2C_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_BERR  ------------------------------------
// SVD Line: 4228

//  <item> SFDITEM_FIELD__I2C_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_ARLO  ------------------------------------
// SVD Line: 4233

//  <item> SFDITEM_FIELD__I2C_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_AF  -------------------------------------
// SVD Line: 4238

//  <item> SFDITEM_FIELD__I2C_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_OVR  ------------------------------------
// SVD Line: 4243

//  <item> SFDITEM_FIELD__I2C_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_SR1_PECERR  -----------------------------------
// SVD Line: 4248

//  <item> SFDITEM_FIELD__I2C_SR1_PECERR
//    <name> PECERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.12..12> PECERR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_SR1  ------------------------------------
// SVD Line: 4186

//  <rtree> SFDITEM_REG__I2C_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C_SR1 >> 0) & 0xFFFFFFFF), ((I2C_SR1 = (I2C_SR1 & ~(0x1F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_SR1_SB </item>
//    <item> SFDITEM_FIELD__I2C_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_PECERR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_SR2  ---------------------------------
// SVD Line: 4255

unsigned int I2C_SR2 __AT (0x40005418);



// ---------------------------------  Field Item: I2C_SR2_MSL  ------------------------------------
// SVD Line: 4262

//  <item> SFDITEM_FIELD__I2C_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR2_BUSY  ------------------------------------
// SVD Line: 4267

//  <item> SFDITEM_FIELD__I2C_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR2_TRA  ------------------------------------
// SVD Line: 4272

//  <item> SFDITEM_FIELD__I2C_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_SR2_GENCALL  ----------------------------------
// SVD Line: 4277

//  <item> SFDITEM_FIELD__I2C_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR2_DUALF  -----------------------------------
// SVD Line: 4282

//  <item> SFDITEM_FIELD__I2C_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR2_PEC  ------------------------------------
// SVD Line: 4287

//  <item> SFDITEM_FIELD__I2C_SR2_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40005418) acket error checking register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_SR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_SR2  ------------------------------------
// SVD Line: 4255

//  <rtree> SFDITEM_REG__I2C_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005418) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C_SR2_MSL </item>
//    <item> SFDITEM_FIELD__I2C_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C_SR2_PEC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_CCR  ---------------------------------
// SVD Line: 4294

unsigned int I2C_CCR __AT (0x4000541C);



// ---------------------------------  Field Item: I2C_CCR_CCR  ------------------------------------
// SVD Line: 4300

//  <item> SFDITEM_FIELD__I2C_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fast/Standard mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C_CCR >> 0) & 0xFFF), ((I2C_CCR = (I2C_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C_CCR_DUTY  ------------------------------------
// SVD Line: 4305

//  <item> SFDITEM_FIELD__I2C_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CCR_F_S  ------------------------------------
// SVD Line: 4310

//  <item> SFDITEM_FIELD__I2C_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CCR  ------------------------------------
// SVD Line: 4294

//  <rtree> SFDITEM_REG__I2C_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C_CCR >> 0) & 0xFFFFFFFF), ((I2C_CCR = (I2C_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CCR_CCR </item>
//    <item> SFDITEM_FIELD__I2C_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C_CCR_F_S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C_TRISE  --------------------------------
// SVD Line: 4317

unsigned int I2C_TRISE __AT (0x40005420);



// -------------------------------  Field Item: I2C_TRISE_TRISE  ----------------------------------
// SVD Line: 4324

//  <item> SFDITEM_FIELD__I2C_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005420) Maximum rise time in Fast/Standard mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_TRISE >> 0) & 0x3F), ((I2C_TRISE = (I2C_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C_TRISE  -----------------------------------
// SVD Line: 4317

//  <rtree> SFDITEM_REG__I2C_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE register </i>
//    <loc> ( (unsigned int)((I2C_TRISE >> 0) & 0xFFFFFFFF), ((I2C_TRISE = (I2C_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C  --------------------------------------
// SVD Line: 4048

//  <view> I2C
//    <name> I2C </name>
//    <item> SFDITEM_REG__I2C_CR1 </item>
//    <item> SFDITEM_REG__I2C_CR2 </item>
//    <item> SFDITEM_REG__I2C_OAR1 </item>
//    <item> SFDITEM_REG__I2C_DR </item>
//    <item> SFDITEM_REG__I2C_SR1 </item>
//    <item> SFDITEM_REG__I2C_SR2 </item>
//    <item> SFDITEM_REG__I2C_CCR </item>
//    <item> SFDITEM_REG__I2C_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 4344

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 4351

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 4344

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register (IWDG_KR) </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 4358

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 4364

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 4358

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register (IWDG_PR) </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 4371

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 4378

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reloadvalue </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 4371

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register (IWDG_RLR) </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 4385

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 4392

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler valueupdate </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 4397

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload valueupdate </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_WVU  ------------------------------------
// SVD Line: 4402

//  <item> SFDITEM_FIELD__IWDG_SR_WVU
//    <name> WVU </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000300C) Watchdog counter window value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.2..2> WVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 4385

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_WVU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IWDG_WINR  --------------------------------
// SVD Line: 4409

unsigned int IWDG_WINR __AT (0x40003010);



// --------------------------------  Field Item: IWDG_WINR_WIN  -----------------------------------
// SVD Line: 4416

//  <item> SFDITEM_FIELD__IWDG_WINR_WIN
//    <name> WIN </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40003010) window counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_WINR >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_WINR  -----------------------------------
// SVD Line: 4409

//  <rtree> SFDITEM_REG__IWDG_WINR
//    <name> WINR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003010) Window register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_WINR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_WINR_WIN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 4333

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_WINR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPTIM_ISR  --------------------------------
// SVD Line: 4436

unsigned int LPTIM_ISR __AT (0x40007C00);



// -------------------------------  Field Item: LPTIM_ISR_ARRM  -----------------------------------
// SVD Line: 4443

//  <item> SFDITEM_FIELD__LPTIM_ISR_ARRM
//    <name> ARRM </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007C00) Autoreload match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ISR ) </loc>
//      <o.1..1> ARRM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ISR  -----------------------------------
// SVD Line: 4436

//  <rtree> SFDITEM_REG__LPTIM_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C00) Interrupt and Status Register </i>
//    <loc> ( (unsigned int)((LPTIM_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ISR_ARRM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_ICR  --------------------------------
// SVD Line: 4450

unsigned int LPTIM_ICR __AT (0x40007C04);



// ------------------------------  Field Item: LPTIM_ICR_ARRMCF  ----------------------------------
// SVD Line: 4457

//  <item> SFDITEM_FIELD__LPTIM_ICR_ARRMCF
//    <name> ARRMCF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007C04) Autoreload match ClearFlag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ICR ) </loc>
//      <o.1..1> ARRMCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ICR  -----------------------------------
// SVD Line: 4450

//  <rtree> SFDITEM_REG__LPTIM_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007C04) Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((LPTIM_ICR >> 0) & 0xFFFFFFFF), ((LPTIM_ICR = (LPTIM_ICR & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ICR_ARRMCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_IER  --------------------------------
// SVD Line: 4464

unsigned int LPTIM_IER __AT (0x40007C08);



// ------------------------------  Field Item: LPTIM_IER_ARRMIE  ----------------------------------
// SVD Line: 4470

//  <item> SFDITEM_FIELD__LPTIM_IER_ARRMIE
//    <name> ARRMIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C08) Autoreload match InterruptEnable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER ) </loc>
//      <o.1..1> ARRMIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_IER  -----------------------------------
// SVD Line: 4464

//  <rtree> SFDITEM_REG__LPTIM_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C08) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPTIM_IER >> 0) & 0xFFFFFFFF), ((LPTIM_IER = (LPTIM_IER & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_IER_ARRMIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_CFGR  -------------------------------
// SVD Line: 4477

unsigned int LPTIM_CFGR __AT (0x40007C0C);



// ------------------------------  Field Item: LPTIM_CFGR_PRESC  ----------------------------------
// SVD Line: 4483

//  <item> SFDITEM_FIELD__LPTIM_CFGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007C0C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_CFGR >> 9) & 0x7), ((LPTIM_CFGR = (LPTIM_CFGR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM_CFGR_PRELOAD  ---------------------------------
// SVD Line: 4488

//  <item> SFDITEM_FIELD__LPTIM_CFGR_PRELOAD
//    <name> PRELOAD </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C0C) Registers update mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CFGR ) </loc>
//      <o.22..22> PRELOAD
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_CFGR  -----------------------------------
// SVD Line: 4477

//  <rtree> SFDITEM_REG__LPTIM_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) Configuration Register </i>
//    <loc> ( (unsigned int)((LPTIM_CFGR >> 0) & 0xFFFFFFFF), ((LPTIM_CFGR = (LPTIM_CFGR & ~(0x400E00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x400E00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CFGR_PRESC </item>
//    <item> SFDITEM_FIELD__LPTIM_CFGR_PRELOAD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LPTIM_CR  --------------------------------
// SVD Line: 4495

unsigned int LPTIM_CR __AT (0x40007C10);



// -------------------------------  Field Item: LPTIM_CR_ENABLE  ----------------------------------
// SVD Line: 4501

//  <item> SFDITEM_FIELD__LPTIM_CR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C10) LPTIM Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CR_SNGSTRT  ----------------------------------
// SVD Line: 4506

//  <item> SFDITEM_FIELD__LPTIM_CR_SNGSTRT
//    <name> SNGSTRT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C10) LPTIM start in single mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.1..1> SNGSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_CR_RSTARE  ----------------------------------
// SVD Line: 4511

//  <item> SFDITEM_FIELD__LPTIM_CR_RSTARE
//    <name> RSTARE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C10) Reset after read enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.4..4> RSTARE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_CR  ------------------------------------
// SVD Line: 4495

//  <rtree> SFDITEM_REG__LPTIM_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C10) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM_CR >> 0) & 0xFFFFFFFF), ((LPTIM_CR = (LPTIM_CR & ~(0x13UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x13) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CR_ENABLE </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_SNGSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_RSTARE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_ARR  --------------------------------
// SVD Line: 4518

unsigned int LPTIM_ARR __AT (0x40007C18);



// --------------------------------  Field Item: LPTIM_ARR_ARR  -----------------------------------
// SVD Line: 4525

//  <item> SFDITEM_FIELD__LPTIM_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C18) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_ARR >> 0) & 0xFFFF), ((LPTIM_ARR = (LPTIM_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ARR  -----------------------------------
// SVD Line: 4518

//  <rtree> SFDITEM_REG__LPTIM_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C18) Autoreload Register </i>
//    <loc> ( (unsigned int)((LPTIM_ARR >> 0) & 0xFFFFFFFF), ((LPTIM_ARR = (LPTIM_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_CNT  --------------------------------
// SVD Line: 4532

unsigned int LPTIM_CNT __AT (0x40007C1C);



// --------------------------------  Field Item: LPTIM_CNT_CNT  -----------------------------------
// SVD Line: 4539

//  <item> SFDITEM_FIELD__LPTIM_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40007C1C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_CNT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_CNT  -----------------------------------
// SVD Line: 4532

//  <rtree> SFDITEM_REG__LPTIM_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C1C) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CNT_CNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM  -------------------------------------
// SVD Line: 4425

//  <view> LPTIM
//    <name> LPTIM </name>
//    <item> SFDITEM_REG__LPTIM_ISR </item>
//    <item> SFDITEM_REG__LPTIM_ICR </item>
//    <item> SFDITEM_REG__LPTIM_IER </item>
//    <item> SFDITEM_REG__LPTIM_CFGR </item>
//    <item> SFDITEM_REG__LPTIM_CR </item>
//    <item> SFDITEM_REG__LPTIM_ARR </item>
//    <item> SFDITEM_REG__LPTIM_CNT </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 4559

unsigned int PWR_CR1 __AT (0x40007000);



// -------------------------------  Field Item: PWR_CR1_BIAS_CR  ----------------------------------
// SVD Line: 4566

//  <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR
//    <name> BIAS_CR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40007000) MR Bias current </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 0) & 0xF), ((PWR_CR1 = (PWR_CR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_BIAS_CR_SEL  --------------------------------
// SVD Line: 4571

//  <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR_SEL
//    <name> BIAS_CR_SEL </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) MR Bias current selection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.4..4> BIAS_CR_SEL
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_DBP  ------------------------------------
// SVD Line: 4576

//  <item> SFDITEM_FIELD__PWR_CR1_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) Disable backup domain writeprotection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_VOS  ------------------------------------
// SVD Line: 4581

//  <item> SFDITEM_FIELD__PWR_CR1_VOS
//    <name> VOS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007000) Voltage scaling rangeselection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.9..9> VOS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_MRRDY_TIME  ---------------------------------
// SVD Line: 4586

//  <item> SFDITEM_FIELD__PWR_CR1_MRRDY_TIME
//    <name> MRRDY_TIME </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40007000) Time selection wakeup from LP to VR </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 10) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_FLS_SLPTIME  --------------------------------
// SVD Line: 4591

//  <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME
//    <name> FLS_SLPTIME </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40007000) Flash wait time after wakeup from the stop mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 12) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_LPR  ------------------------------------
// SVD Line: 4596

//  <item> SFDITEM_FIELD__PWR_CR1_LPR
//    <name> LPR </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007000) Low-power run </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.14..14> LPR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_SRAM_RETV  ---------------------------------
// SVD Line: 4601

//  <item> SFDITEM_FIELD__PWR_CR1_SRAM_RETV
//    <name> SRAM_RETV </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40007000) SRAM retention voltage control </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 16) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_HSION_CTRL  ---------------------------------
// SVD Line: 4606

//  <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL
//    <name> HSION_CTRL </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007000) HSI open time control </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.19..19> HSION_CTRL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 4559

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0xF7F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR </item>
//    <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR_SEL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_DBP </item>
//    <item> SFDITEM_FIELD__PWR_CR1_VOS </item>
//    <item> SFDITEM_FIELD__PWR_CR1_MRRDY_TIME </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME </item>
//    <item> SFDITEM_FIELD__PWR_CR1_LPR </item>
//    <item> SFDITEM_FIELD__PWR_CR1_SRAM_RETV </item>
//    <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CR2  ---------------------------------
// SVD Line: 4613

unsigned int PWR_CR2 __AT (0x40007004);



// --------------------------------  Field Item: PWR_CR2_PVDE  ------------------------------------
// SVD Line: 4620

//  <item> SFDITEM_FIELD__PWR_CR2_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007004) Power voltage detectorenable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.0..0> PVDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_CR2_SRCSEL  -----------------------------------
// SVD Line: 4625

//  <item> SFDITEM_FIELD__PWR_CR2_SRCSEL
//    <name> SRCSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007004) Power voltage detector volatageselection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.2..2> SRCSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR2_PVDT  ------------------------------------
// SVD Line: 4630

//  <item> SFDITEM_FIELD__PWR_CR2_PVDT
//    <name> PVDT </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40007004) Power voltage detector thresholdselection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR2 >> 4) & 0x7), ((PWR_CR2 = (PWR_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR2_FLTEN  -----------------------------------
// SVD Line: 4635

//  <item> SFDITEM_FIELD__PWR_CR2_FLTEN
//    <name> FLTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) Digital filter enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.8..8> FLTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR2_FLT_TIME  ----------------------------------
// SVD Line: 4640

//  <item> SFDITEM_FIELD__PWR_CR2_FLT_TIME
//    <name> FLT_TIME </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007004) Digital filter time configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR2 >> 9) & 0x7), ((PWR_CR2 = (PWR_CR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR2  ------------------------------------
// SVD Line: 4613

//  <rtree> SFDITEM_REG__PWR_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) Power control register 2 </i>
//    <loc> ( (unsigned int)((PWR_CR2 >> 0) & 0xFFFFFFFF), ((PWR_CR2 = (PWR_CR2 & ~(0xF75UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF75) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR2_SRCSEL </item>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDT </item>
//    <item> SFDITEM_FIELD__PWR_CR2_FLTEN </item>
//    <item> SFDITEM_FIELD__PWR_CR2_FLT_TIME </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: PWR_SR  ---------------------------------
// SVD Line: 4647

unsigned int PWR_SR __AT (0x40007014);



// ---------------------------------  Field Item: PWR_SR_PVDO  ------------------------------------
// SVD Line: 4654

//  <item> SFDITEM_FIELD__PWR_SR_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40007014) PVD output </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR ) </loc>
//      <o.11..11> PVDO
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_SR  -------------------------------------
// SVD Line: 4647

//  <rtree> SFDITEM_REG__PWR_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007014) Power status register </i>
//    <loc> ( (unsigned int)((PWR_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__PWR_SR_PVDO </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 4548

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//    <item> SFDITEM_REG__PWR_CR2 </item>
//    <item> SFDITEM_REG__PWR_SR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 4679

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 4686

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021000) HSI16 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.8..8> HSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CR_HSIKERON  ----------------------------------
// SVD Line: 4691

//  <item> SFDITEM_FIELD__RCC_CR_HSIKERON
//    <name> HSIKERON </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021000) HSI16 always enable for peripheralkernels </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.9..9> HSIKERON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 4696

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021000) HSI16 clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.10..10> HSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIDIV  -----------------------------------
// SVD Line: 4701

//  <item> SFDITEM_FIELD__RCC_CR_HSIDIV
//    <name> HSIDIV </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021000) HSI16 clock divisionfactor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 11) & 0x7), ((RCC_CR = (RCC_CR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 4706

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) HSE clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 4711

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021000) HSE clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) HSE crystal oscillatorbypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_CSSON  ------------------------------------
// SVD Line: 4721

//  <item> SFDITEM_FIELD__RCC_CR_CSSON
//    <name> CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) Clock security systemenable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> CSSON
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 4679

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0xF3F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF3F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIKERON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIDIV </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_CSSON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ICSCR  --------------------------------
// SVD Line: 4728

unsigned int RCC_ICSCR __AT (0x40021004);



// -----------------------------  Field Item: RCC_ICSCR_HSI_TRIM  ---------------------------------
// SVD Line: 4735

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TRIM
//    <name> HSI_TRIM </name>
//    <rw> 
//    <i> [Bits 12..0] RW (@ 0x40021004) HSI clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 0) & 0x1FFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSI_FS  ----------------------------------
// SVD Line: 4740

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS
//    <name> HSI_FS </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40021004) HSI frequency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 13) & 0x7), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_ICSCR_LSI_TRIM  ---------------------------------
// SVD Line: 4745

//  <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM
//    <name> LSI_TRIM </name>
//    <rw> 
//    <i> [Bits 24..16] RW (@ 0x40021004) LSI clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 16) & 0x1FF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ICSCR_LSI_STARTUP  -------------------------------
// SVD Line: 4750

//  <item> SFDITEM_FIELD__RCC_ICSCR_LSI_STARTUP
//    <name> LSI_STARTUP </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40021004) LSI startup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 26) & 0x3), ((RCC_ICSCR = (RCC_ICSCR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ICSCR  -----------------------------------
// SVD Line: 4728

//  <rtree> SFDITEM_REG__RCC_ICSCR
//    <name> ICSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Internal clock sources calibrationregister </i>
//    <loc> ( (unsigned int)((RCC_ICSCR >> 0) & 0xFFFFFFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xDFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_LSI_STARTUP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 4757

unsigned int RCC_CFGR __AT (0x40021008);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 4763

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40021008) System clock switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 4768

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 5..3] RO (@ 0x40021008) System clock switch status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 3) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 4774

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021008) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 4779

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40021008) APB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 12) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOSEL  ----------------------------------
// SVD Line: 4784

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL
//    <name> MCOSEL </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40021008) Microcontroller clockoutput </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOPRE  ----------------------------------
// SVD Line: 4789

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE
//    <name> MCOPRE </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40021008) Microcontroller clock outputprescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 28) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 4757

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x77007F07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77007F07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ECSCR  --------------------------------
// SVD Line: 4796

unsigned int RCC_ECSCR __AT (0x40021010);



// -----------------------------  Field Item: RCC_ECSCR_HSE_FREQ  ---------------------------------
// SVD Line: 4802

//  <item> SFDITEM_FIELD__RCC_ECSCR_HSE_FREQ
//    <name> HSE_FREQ </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40021010) HSE clock freqency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 2) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_LSE_DRIVER  --------------------------------
// SVD Line: 4807

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER
//    <name> LSE_DRIVER </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021010) LSE clock driver selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 16) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ECSCR  -----------------------------------
// SVD Line: 4796

//  <rtree> SFDITEM_REG__RCC_ECSCR
//    <name> ECSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) External clock source control register </i>
//    <loc> ( (unsigned int)((RCC_ECSCR >> 0) & 0xFFFFFFFF), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3000CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3000C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ECSCR_HSE_FREQ </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIER  --------------------------------
// SVD Line: 4814

unsigned int RCC_CIER __AT (0x40021018);



// ------------------------------  Field Item: RCC_CIER_LSIRDYIE  ---------------------------------
// SVD Line: 4820

//  <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) LSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.0..0> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_LSERDYIE  ---------------------------------
// SVD Line: 4825

//  <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021018) LSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.1..1> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSIRDYIE  ---------------------------------
// SVD Line: 4830

//  <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) HSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.3..3> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSERDYIE  ---------------------------------
// SVD Line: 4835

//  <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021018) HSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.4..4> HSERDYIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIER  ------------------------------------
// SVD Line: 4814

//  <rtree> SFDITEM_REG__RCC_CIER
//    <name> CIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) Clock interrupt enableregister </i>
//    <loc> ( (unsigned int)((RCC_CIER >> 0) & 0xFFFFFFFF), ((RCC_CIER = (RCC_CIER & ~(0x1BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIFR  --------------------------------
// SVD Line: 4842

unsigned int RCC_CIFR __AT (0x4002101C);



// ------------------------------  Field Item: RCC_CIFR_LSIRDYF  ----------------------------------
// SVD Line: 4849

//  <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002101C) LSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSERDYF  ----------------------------------
// SVD Line: 4854

//  <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002101C) LSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSIRDYF  ----------------------------------
// SVD Line: 4859

//  <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002101C) HSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.3..3> HSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSERDYF  ----------------------------------
// SVD Line: 4864

//  <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002101C) HSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.4..4> HSERDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIFR_CSSF  -----------------------------------
// SVD Line: 4869

//  <item> SFDITEM_FIELD__RCC_CIFR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002101C) HSE clock secure system interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.8..8> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSECSSF  ----------------------------------
// SVD Line: 4874

//  <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF
//    <name> LSECSSF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002101C) LSE clock secure system interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.9..9> LSECSSF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIFR  ------------------------------------
// SVD Line: 4842

//  <rtree> SFDITEM_REG__RCC_CIFR
//    <name> CIFR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002101C) Clock interrupt flag register </i>
//    <loc> ( (unsigned int)((RCC_CIFR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CICR  --------------------------------
// SVD Line: 4881

unsigned int RCC_CICR __AT (0x40021020);



// ------------------------------  Field Item: RCC_CICR_LSIRDYC  ----------------------------------
// SVD Line: 4888

//  <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40021020) LSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.0..0> LSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSERDYC  ----------------------------------
// SVD Line: 4893

//  <item> SFDITEM_FIELD__RCC_CICR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40021020) LSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.1..1> LSERDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSIRDYC  ----------------------------------
// SVD Line: 4898

//  <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40021020) HSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.3..3> HSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSERDYC  ----------------------------------
// SVD Line: 4903

//  <item> SFDITEM_FIELD__RCC_CICR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40021020) HSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.4..4> HSERDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CICR_CSSC  -----------------------------------
// SVD Line: 4908

//  <item> SFDITEM_FIELD__RCC_CICR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40021020) clock secure system interrupt flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.8..8> CSSC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSECSSC  ----------------------------------
// SVD Line: 4913

//  <item> SFDITEM_FIELD__RCC_CICR_LSECSSC
//    <name> LSECSSC </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40021020) LSE clock secure system interrupt flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.9..9> LSECSSC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CICR  ------------------------------------
// SVD Line: 4881

//  <rtree> SFDITEM_REG__RCC_CICR
//    <name> CICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40021020) Clock interrupt clear register </i>
//    <loc> ( (unsigned int)((RCC_CICR >> 0) & 0xFFFFFFFF), ((RCC_CICR = (RCC_CICR & ~(0x31BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_CSSC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSECSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_IOPRSTR  -------------------------------
// SVD Line: 4920

unsigned int RCC_IOPRSTR __AT (0x40021024);



// ----------------------------  Field Item: RCC_IOPRSTR_GPIOARST  --------------------------------
// SVD Line: 4926

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST
//    <name> GPIOARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) I/O port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.0..0> GPIOARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOBRST  --------------------------------
// SVD Line: 4931

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST
//    <name> GPIOBRST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021024) I/O port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.1..1> GPIOBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOFRST  --------------------------------
// SVD Line: 4936

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOFRST
//    <name> GPIOFRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021024) I/O port F reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.5..5> GPIOFRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPRSTR  ----------------------------------
// SVD Line: 4920

//  <rtree> SFDITEM_REG__RCC_IOPRSTR
//    <name> IOPRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) GPIO reset register </i>
//    <loc> ( (unsigned int)((RCC_IOPRSTR >> 0) & 0xFFFFFFFF), ((RCC_IOPRSTR = (RCC_IOPRSTR & ~(0x23UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOFRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 4943

unsigned int RCC_AHBRSTR __AT (0x40021028);



// -----------------------------  Field Item: RCC_AHBRSTR_DMARST  ---------------------------------
// SVD Line: 4949

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMARST
//    <name> DMARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021028) DMA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.0..0> DMARST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_CRCRST  ---------------------------------
// SVD Line: 4954

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST
//    <name> CRCRST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021028) CRC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> CRCRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 4943

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x1001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMARST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 4961

unsigned int RCC_APBRSTR1 __AT (0x4002102C);



// ----------------------------  Field Item: RCC_APBRSTR1_TIM3RST  --------------------------------
// SVD Line: 4967

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002102C) TIM3 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_USART2RST  -------------------------------
// SVD Line: 4972

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_USART2RST
//    <name> USART2RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002102C) USART2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.17..17> USART2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_I2CRST  --------------------------------
// SVD Line: 4977

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_I2CRST
//    <name> I2CRST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002102C) I2C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.21..21> I2CRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_DBGRST  --------------------------------
// SVD Line: 4982

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST
//    <name> DBGRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002102C) Debug support reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.27..27> DBGRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_PWRRST  --------------------------------
// SVD Line: 4987

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002102C) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_LPTIMRST  -------------------------------
// SVD Line: 4992

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIMRST
//    <name> LPTIMRST </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002102C) Low Power Timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.31..31> LPTIMRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 4961

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) APB peripheral reset register1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0x98220002UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x98220002) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_USART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_I2CRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIMRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 4999

unsigned int RCC_APBRSTR2 __AT (0x40021030);



// ---------------------------  Field Item: RCC_APBRSTR2_SYSCFGRST  -------------------------------
// SVD Line: 5005

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021030) SYSCFG and COMPreset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM1RST  --------------------------------
// SVD Line: 5010

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021030) TIM1 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_SPI1RST  --------------------------------
// SVD Line: 5015

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021030) SPI1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR2_USART1RST  -------------------------------
// SVD Line: 5020

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021030) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM14RST  -------------------------------
// SVD Line: 5025

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021030) TIM14 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.15..15> TIM14RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM16RST  -------------------------------
// SVD Line: 5030

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM16RST
//    <name> TIM16RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021030) TIM16 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.17..17> TIM16RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM17RST  -------------------------------
// SVD Line: 5035

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM17RST
//    <name> TIM17RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021030) TIM17 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.18..18> TIM17RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_ADCRST  --------------------------------
// SVD Line: 5040

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST
//    <name> ADCRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021030) ADC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.20..20> ADCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP1RST  -------------------------------
// SVD Line: 5045

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST
//    <name> COMP1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021030) COMP1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.21..21> COMP1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP2RST  -------------------------------
// SVD Line: 5050

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST
//    <name> COMP2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021030) COMP2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.22..22> COMP2RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 4999

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) APB peripheral reset register2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x76D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x76D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM16RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM17RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_IOPENR  -------------------------------
// SVD Line: 5057

unsigned int RCC_IOPENR __AT (0x40021034);



// -----------------------------  Field Item: RCC_IOPENR_GPIOAEN  ---------------------------------
// SVD Line: 5063

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN
//    <name> GPIOAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021034) I/O port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.0..0> GPIOAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOBEN  ---------------------------------
// SVD Line: 5068

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN
//    <name> GPIOBEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021034) I/O port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.1..1> GPIOBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOFEN  ---------------------------------
// SVD Line: 5073

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOFEN
//    <name> GPIOFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021034) I/O port F clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.5..5> GPIOFEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPENR  -----------------------------------
// SVD Line: 5057

//  <rtree> SFDITEM_REG__RCC_IOPENR
//    <name> IOPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021034) GPIO clock enable register </i>
//    <loc> ( (unsigned int)((RCC_IOPENR >> 0) & 0xFFFFFFFF), ((RCC_IOPENR = (RCC_IOPENR & ~(0x23UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOFEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 5080

unsigned int RCC_AHBENR __AT (0x40021038);



// ------------------------------  Field Item: RCC_AHBENR_DMAEN  ----------------------------------
// SVD Line: 5086

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021038) DMA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLASHEN  ---------------------------------
// SVD Line: 5091

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN
//    <name> FLASHEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021038) Flash memory interface clockenable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> FLASHEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SRAMEN  ---------------------------------
// SVD Line: 5096

//  <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN
//    <name> SRAMEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021038) SRAM memory interface clockenable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.9..9> SRAMEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 5101

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021038) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 5080

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021038) AHB peripheral clock enableregister </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x1301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 5108

unsigned int RCC_APBENR1 __AT (0x4002103C);



// -----------------------------  Field Item: RCC_APBENR1_TIM3EN  ---------------------------------
// SVD Line: 5114

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002103C) TIM3 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_RTCAPBEN  --------------------------------
// SVD Line: 5119

//  <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN
//    <name> RTCAPBEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002103C) RTC APB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.10..10> RTCAPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_WWDGEN  ---------------------------------
// SVD Line: 5124

//  <item> SFDITEM_FIELD__RCC_APBENR1_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002103C) WWDG clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_USART2EN  --------------------------------
// SVD Line: 5129

//  <item> SFDITEM_FIELD__RCC_APBENR1_USART2EN
//    <name> USART2EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002103C) USART2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.17..17> USART2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_I2CEN  ---------------------------------
// SVD Line: 5134

//  <item> SFDITEM_FIELD__RCC_APBENR1_I2CEN
//    <name> I2CEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002103C) I2C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.21..21> I2CEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_DBGEN  ---------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN
//    <name> DBGEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002103C) Debug support clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.27..27> DBGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_PWREN  ---------------------------------
// SVD Line: 5144

//  <item> SFDITEM_FIELD__RCC_APBENR1_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002103C) Power interface clockenable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_LPTIMEN  --------------------------------
// SVD Line: 5149

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPTIMEN
//    <name> LPTIMEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002103C) LPTIM clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.31..31> LPTIMEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 5108

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002103C) APB peripheral clock enable register1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x98220C02UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x98220C02) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_USART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_I2CEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPTIMEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 5156

unsigned int RCC_APBENR2 __AT (0x40021040);



// ----------------------------  Field Item: RCC_APBENR2_SYSCFGEN  --------------------------------
// SVD Line: 5162

//  <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021040) SYSCFG, COMP and VREFBUF clockenable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM1EN  ---------------------------------
// SVD Line: 5167

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021040) TIM1 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_SPI1EN  ---------------------------------
// SVD Line: 5172

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021040) SPI1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR2_USART1EN  --------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021040) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM14EN  --------------------------------
// SVD Line: 5182

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021040) TIM14 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.15..15> TIM14EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM16EN  --------------------------------
// SVD Line: 5187

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM16EN
//    <name> TIM16EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021040) TIM16 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.17..17> TIM16EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM17EN  --------------------------------
// SVD Line: 5192

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM17EN
//    <name> TIM17EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021040) TIM16 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.18..18> TIM17EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_ADCEN  ---------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN
//    <name> ADCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021040) ADC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.20..20> ADCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP1EN  --------------------------------
// SVD Line: 5202

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN
//    <name> COMP1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021040) COMP1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.21..21> COMP1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP2EN  --------------------------------
// SVD Line: 5207

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN
//    <name> COMP2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021040) COMP2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.22..22> COMP2EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 5156

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021040) APB peripheral clock enable register2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x76D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x76D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM16EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM17EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CCIPR  --------------------------------
// SVD Line: 5214

unsigned int RCC_CCIPR __AT (0x40021054);



// ------------------------------  Field Item: RCC_CCIPR_PVDSEL  ----------------------------------
// SVD Line: 5220

//  <item> SFDITEM_FIELD__RCC_CCIPR_PVDSEL
//    <name> PVDSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021054) PVD detect clock sourceselection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.7..7> PVDSEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP1SEL  ---------------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL
//    <name> COMP1SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021054) COMP1 clock sourceselection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.8..8> COMP1SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP2SEL  ---------------------------------
// SVD Line: 5230

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL
//    <name> COMP2SEL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021054) COMP2 clock sourceselection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.9..9> COMP2SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_LPTIM1SEL  --------------------------------
// SVD Line: 5235

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL
//    <name> LPTIM1SEL </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40021054) LPTIM1 clock sourceselection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 18) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CCIPR  -----------------------------------
// SVD Line: 5214

//  <rtree> SFDITEM_REG__RCC_CCIPR
//    <name> CCIPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021054) Peripherals independent clock configurationregister </i>
//    <loc> ( (unsigned int)((RCC_CCIPR >> 0) & 0xFFFFFFFF), ((RCC_CCIPR = (RCC_CCIPR & ~(0xC0380UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0380) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CCIPR_PVDSEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 5242

unsigned int RCC_BDCR __AT (0x4002105C);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 5248

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002105C) LSE oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 5253

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002105C) LSE oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 5258

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002105C) LSE oscillator bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSON  ---------------------------------
// SVD Line: 5263

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON
//    <name> LSECSSON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002105C) LSE CSS enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.5..5> LSECSSON
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSD  ----------------------------------
// SVD Line: 5268

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD
//    <name> LSECSSD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002105C) LSE CSS detect </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.6..6> LSECSSD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 5273

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002105C) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 5278

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002105C) RTC clock source enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 5283

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002105C) RTC domain software reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSCOEN  ----------------------------------
// SVD Line: 5288

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCOEN
//    <name> LSCOEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002105C) Low-speed clock output (LSCO)enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.24..24> LSCOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSCOSEL  ----------------------------------
// SVD Line: 5293

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCOSEL
//    <name> LSCOSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002105C) Low-speed clock outputselection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.25..25> LSCOSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 5242

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002105C) RTC domain control register </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x3018367UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3018367) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCOEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCOSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 5300

unsigned int RCC_CSR __AT (0x40021060);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 5306

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021060) LSI oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 5311

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021060) LSI oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 5316

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021060) Remove reset flags </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.23..23> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_OBLRSTF  ----------------------------------
// SVD Line: 5321

//  <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF
//    <name> OBLRSTF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021060) Option byte loader resetflag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.25..25> OBLRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 5326

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021060) Pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PWRRSTF  ----------------------------------
// SVD Line: 5331

//  <item> SFDITEM_FIELD__RCC_CSR_PWRRSTF
//    <name> PWRRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021060) BOR or POR/PDR flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PWRRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 5336

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021060) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 5341

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021060) Independent window watchdog resetflag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 5346

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021060) Window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 5300

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021060) Control/status register </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0x7E800003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7E800003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PWRRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 4663

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_ICSCR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_ECSCR </item>
//    <item> SFDITEM_REG__RCC_CIER </item>
//    <item> SFDITEM_REG__RCC_CIFR </item>
//    <item> SFDITEM_REG__RCC_CICR </item>
//    <item> SFDITEM_REG__RCC_IOPRSTR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_IOPENR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_CCIPR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: RTC_CRH  ---------------------------------
// SVD Line: 5371

unsigned int RTC_CRH __AT (0x40002800);



// --------------------------------  Field Item: RTC_CRH_SECIE  -----------------------------------
// SVD Line: 5377

//  <item> SFDITEM_FIELD__RTC_CRH_SECIE
//    <name> SECIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002800) Second interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.0..0> SECIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_ALRIE  -----------------------------------
// SVD Line: 5382

//  <item> SFDITEM_FIELD__RTC_CRH_ALRIE
//    <name> ALRIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002800) Alarm interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.1..1> ALRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_OWIE  ------------------------------------
// SVD Line: 5387

//  <item> SFDITEM_FIELD__RTC_CRH_OWIE
//    <name> OWIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002800) Overflow interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.2..2> OWIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRH  ------------------------------------
// SVD Line: 5371

//  <rtree> SFDITEM_REG__RTC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) RTC Control Register High </i>
//    <loc> ( (unsigned int)((RTC_CRH >> 0) & 0xFFFFFFFF), ((RTC_CRH = (RTC_CRH & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRH_SECIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_OWIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CRL  ---------------------------------
// SVD Line: 5394

unsigned int RTC_CRL __AT (0x40002804);



// --------------------------------  Field Item: RTC_CRL_SECF  ------------------------------------
// SVD Line: 5401

//  <item> SFDITEM_FIELD__RTC_CRL_SECF
//    <name> SECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002804) Second Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.0..0> SECF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_ALRF  ------------------------------------
// SVD Line: 5406

//  <item> SFDITEM_FIELD__RTC_CRL_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002804) Alarm Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.1..1> ALRF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_OWF  ------------------------------------
// SVD Line: 5411

//  <item> SFDITEM_FIELD__RTC_CRL_OWF
//    <name> OWF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002804) Overflow Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.2..2> OWF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_RSF  ------------------------------------
// SVD Line: 5416

//  <item> SFDITEM_FIELD__RTC_CRL_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002804) Registers Synchronized Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.3..3> RSF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_CNF  ------------------------------------
// SVD Line: 5421

//  <item> SFDITEM_FIELD__RTC_CRL_CNF
//    <name> CNF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002804) Configuration Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.4..4> CNF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_RTOFF  -----------------------------------
// SVD Line: 5426

//  <item> SFDITEM_FIELD__RTC_CRL_RTOFF
//    <name> RTOFF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002804) RTC operation OFF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.5..5> RTOFF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRL  ------------------------------------
// SVD Line: 5394

//  <rtree> SFDITEM_REG__RTC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) RTC Control Register Low </i>
//    <loc> ( (unsigned int)((RTC_CRL >> 0) & 0xFFFFFFFF), ((RTC_CRL = (RTC_CRL & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRL_SECF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_ALRF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_OWF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RSF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_CNF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RTOFF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLH  --------------------------------
// SVD Line: 5434

unsigned int RTC_PRLH __AT (0x40002808);



// --------------------------------  Field Item: RTC_PRLH_PRLH  -----------------------------------
// SVD Line: 5441

//  <item> SFDITEM_FIELD__RTC_PRLH_PRLH
//    <name> PRLH </name>
//    <w> 
//    <i> [Bits 3..0] WO (@ 0x40002808) RTC Prescaler Load Register High </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRLH >> 0) & 0x0), ((RTC_PRLH = (RTC_PRLH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLH  ------------------------------------
// SVD Line: 5434

//  <rtree> SFDITEM_REG__RTC_PRLH
//    <name> PRLH </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002808) RTC Prescaler Load Register High </i>
//    <loc> ( (unsigned int)((RTC_PRLH >> 0) & 0xFFFFFFFF), ((RTC_PRLH = (RTC_PRLH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLH_PRLH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLL  --------------------------------
// SVD Line: 5448

unsigned int RTC_PRLL __AT (0x4000280C);



// --------------------------------  Field Item: RTC_PRLL_PRLL  -----------------------------------
// SVD Line: 5456

//  <item> SFDITEM_FIELD__RTC_PRLL_PRLL
//    <name> PRLL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x4000280C) RTC Prescaler Divider Register Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRLL >> 0) & 0x0), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLL  ------------------------------------
// SVD Line: 5448

//  <rtree> SFDITEM_REG__RTC_PRLL
//    <name> PRLL </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000280C) RTC Prescaler Load Register Low </i>
//    <loc> ( (unsigned int)((RTC_PRLL >> 0) & 0xFFFFFFFF), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLL_PRLL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVH  --------------------------------
// SVD Line: 5463

unsigned int RTC_DIVH __AT (0x40002810);



// --------------------------------  Field Item: RTC_DIVH_DIVH  -----------------------------------
// SVD Line: 5470

//  <item> SFDITEM_FIELD__RTC_DIVH_DIVH
//    <name> DIVH </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002810) RTC prescaler divider register high </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DIVH >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVH  ------------------------------------
// SVD Line: 5463

//  <rtree> SFDITEM_REG__RTC_DIVH
//    <name> DIVH </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002810) RTC Prescaler Divider Register High </i>
//    <loc> ( (unsigned int)((RTC_DIVH >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVH_DIVH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVL  --------------------------------
// SVD Line: 5477

unsigned int RTC_DIVL __AT (0x40002814);



// --------------------------------  Field Item: RTC_DIVL_DIVL  -----------------------------------
// SVD Line: 5485

//  <item> SFDITEM_FIELD__RTC_DIVL_DIVL
//    <name> DIVL </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002814) RTC prescaler divider register Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_DIVL >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVL  ------------------------------------
// SVD Line: 5477

//  <rtree> SFDITEM_REG__RTC_DIVL
//    <name> DIVL </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002814) RTC Prescaler Divider Register Low </i>
//    <loc> ( (unsigned int)((RTC_DIVL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVL_DIVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTH  --------------------------------
// SVD Line: 5492

unsigned int RTC_CNTH __AT (0x40002818);



// --------------------------------  Field Item: RTC_CNTH_CNTH  -----------------------------------
// SVD Line: 5498

//  <item> SFDITEM_FIELD__RTC_CNTH_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002818) RTC counter register high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTH >> 0) & 0xFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTH  ------------------------------------
// SVD Line: 5492

//  <rtree> SFDITEM_REG__RTC_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) RTC Counter Register High </i>
//    <loc> ( (unsigned int)((RTC_CNTH >> 0) & 0xFFFFFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTH_CNTH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTL  --------------------------------
// SVD Line: 5505

unsigned int RTC_CNTL __AT (0x4000281C);



// --------------------------------  Field Item: RTC_CNTL_CNTL  -----------------------------------
// SVD Line: 5511

//  <item> SFDITEM_FIELD__RTC_CNTL_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000281C) RTC counter register Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTL >> 0) & 0xFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTL  ------------------------------------
// SVD Line: 5505

//  <rtree> SFDITEM_REG__RTC_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) RTC Counter Register Low </i>
//    <loc> ( (unsigned int)((RTC_CNTL >> 0) & 0xFFFFFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTL_CNTL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRH  --------------------------------
// SVD Line: 5518

unsigned int RTC_ALRH __AT (0x40002820);



// --------------------------------  Field Item: RTC_ALRH_ALRH  -----------------------------------
// SVD Line: 5526

//  <item> SFDITEM_FIELD__RTC_ALRH_ALRH
//    <name> ALRH </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40002820) RTC alarm register high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRH >> 0) & 0x0), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRH  ------------------------------------
// SVD Line: 5518

//  <rtree> SFDITEM_REG__RTC_ALRH
//    <name> ALRH </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002820) RTC Alarm Register High </i>
//    <loc> ( (unsigned int)((RTC_ALRH >> 0) & 0xFFFFFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRH_ALRH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRL  --------------------------------
// SVD Line: 5533

unsigned int RTC_ALRL __AT (0x40002824);



// --------------------------------  Field Item: RTC_ALRL_ALRL  -----------------------------------
// SVD Line: 5541

//  <item> SFDITEM_FIELD__RTC_ALRL_ALRL
//    <name> ALRL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40002824) RTC alarm register low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRL >> 0) & 0x0), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRL  ------------------------------------
// SVD Line: 5533

//  <rtree> SFDITEM_REG__RTC_ALRL
//    <name> ALRL </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) RTC Alarm Register Low </i>
//    <loc> ( (unsigned int)((RTC_ALRL >> 0) & 0xFFFFFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRL_ALRL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_RTCCR  --------------------------------
// SVD Line: 5548

unsigned int RTC_RTCCR __AT (0x4000282C);



// --------------------------------  Field Item: RTC_RTCCR_CAL  -----------------------------------
// SVD Line: 5554

//  <item> SFDITEM_FIELD__RTC_RTCCR_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x4000282C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_RTCCR >> 0) & 0x7F), ((RTC_RTCCR = (RTC_RTCCR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_RTCCR_CCO  -----------------------------------
// SVD Line: 5559

//  <item> SFDITEM_FIELD__RTC_RTCCR_CCO
//    <name> CCO </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000282C) Calibration clock output </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_RTCCR ) </loc>
//      <o.7..7> CCO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_RTCCR_ASOE  -----------------------------------
// SVD Line: 5564

//  <item> SFDITEM_FIELD__RTC_RTCCR_ASOE
//    <name> ASOE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000282C) Alarm or second output enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_RTCCR ) </loc>
//      <o.8..8> ASOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_RTCCR_ASOS  -----------------------------------
// SVD Line: 5569

//  <item> SFDITEM_FIELD__RTC_RTCCR_ASOS
//    <name> ASOS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000282C) Alarm or second output selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_RTCCR ) </loc>
//      <o.9..9> ASOS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_RTCCR  -----------------------------------
// SVD Line: 5548

//  <rtree> SFDITEM_REG__RTC_RTCCR
//    <name> RTCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000282C) RTC clock calibration </i>
//    <loc> ( (unsigned int)((RTC_RTCCR >> 0) & 0xFFFFFFFF), ((RTC_RTCCR = (RTC_RTCCR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_RTCCR_CAL </item>
//    <item> SFDITEM_FIELD__RTC_RTCCR_CCO </item>
//    <item> SFDITEM_FIELD__RTC_RTCCR_ASOE </item>
//    <item> SFDITEM_FIELD__RTC_RTCCR_ASOS </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 5355

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_CRH </item>
//    <item> SFDITEM_REG__RTC_CRL </item>
//    <item> SFDITEM_REG__RTC_PRLH </item>
//    <item> SFDITEM_REG__RTC_PRLL </item>
//    <item> SFDITEM_REG__RTC_DIVH </item>
//    <item> SFDITEM_REG__RTC_DIVL </item>
//    <item> SFDITEM_REG__RTC_CNTH </item>
//    <item> SFDITEM_REG__RTC_CNTL </item>
//    <item> SFDITEM_REG__RTC_ALRH </item>
//    <item> SFDITEM_REG__RTC_ALRL </item>
//    <item> SFDITEM_REG__RTC_RTCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 5594

unsigned int SPI1_CR1 __AT (0x40013000);



// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 5600

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 5605

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 5610

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 5615

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 5620

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 5625

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 5630

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 5635

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 5640

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 5645

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 5650

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 5594

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xC7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 5657

unsigned int SPI1_CR2 __AT (0x40013004);



// ------------------------------  Field Item: SPI1_CR2_RXDMAEN  ----------------------------------
// SVD Line: 5663

//  <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_TXDMAEN  ----------------------------------
// SVD Line: 5668

//  <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 5673

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 5678

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 5688

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR2_DS  ------------------------------------
// SVD Line: 5693

//  <item> SFDITEM_FIELD__SPI1_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013004) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.11..11> DS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_FRXTH  -----------------------------------
// SVD Line: 5698

//  <item> SFDITEM_FIELD__SPI1_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013004) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_LDMA_RX  ----------------------------------
// SVD Line: 5703

//  <item> SFDITEM_FIELD__SPI1_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013004) Last DAM Transmit(RX) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_LDMA_TX  ----------------------------------
// SVD Line: 5708

//  <item> SFDITEM_FIELD__SPI1_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013004) Last DAM Transmit(TX) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_SLVFM  -----------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__SPI1_CR2_SLVFM
//    <name> SLVFM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013004) Slave fast mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.15..15> SLVFM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 5657

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0xF8E7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8E7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_DS </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_LDMA_TX </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SLVFM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 5720

unsigned int SPI1_SR __AT (0x40013008);



// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 5727

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 5733

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 5739

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 5745

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 5751

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FRLVL  -----------------------------------
// SVD Line: 5757

//  <item> SFDITEM_FIELD__SPI1_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40013008) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FTLVL  -----------------------------------
// SVD Line: 5763

//  <item> SFDITEM_FIELD__SPI1_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40013008) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 5720

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) status register </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 5771

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 5777

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 5771

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) data register </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 5578

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//  </view>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR1  ------------------------------
// SVD Line: 5797

unsigned int SYSCFG_CFGR1 __AT (0x40010000);



// ----------------------------  Field Item: SYSCFG_CFGR1_MEM_MODE  -------------------------------
// SVD Line: 5803

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) Memory mapping selectionbits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 0) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA2_ANF  ------------------------------
// SVD Line: 5808

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA2_ANF
//    <name> I2C_PA2_ANF </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.18..18> I2C_PA2_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA3_ANF  ------------------------------
// SVD Line: 5813

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA3_ANF
//    <name> I2C_PA3_ANF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA3 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.19..19> I2C_PA3_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA7_ANF  ------------------------------
// SVD Line: 5818

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA7_ANF
//    <name> I2C_PA7_ANF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA7 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.20..20> I2C_PA7_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA8_ANF  ------------------------------
// SVD Line: 5823

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA8_ANF
//    <name> I2C_PA8_ANF </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA8 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.21..21> I2C_PA8_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA9_ANF  ------------------------------
// SVD Line: 5828

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA9_ANF
//    <name> I2C_PA9_ANF </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA9 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.22..22> I2C_PA9_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA10_ANF  -----------------------------
// SVD Line: 5833

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA10_ANF
//    <name> I2C_PA10_ANF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA10 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.23..23> I2C_PA10_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA11_ANF  -----------------------------
// SVD Line: 5838

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA11_ANF
//    <name> I2C_PA11_ANF </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA11 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.24..24> I2C_PA11_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA12_ANF  -----------------------------
// SVD Line: 5843

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA12_ANF
//    <name> I2C_PA12_ANF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PA12 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.25..25> I2C_PA12_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PB6_ANF  ------------------------------
// SVD Line: 5848

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB6_ANF
//    <name> I2C_PB6_ANF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PB6 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.26..26> I2C_PB6_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PB7_ANF  ------------------------------
// SVD Line: 5853

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB7_ANF
//    <name> I2C_PB7_ANF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PB7 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.27..27> I2C_PB7_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PB8_ANF  ------------------------------
// SVD Line: 5858

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB8_ANF
//    <name> I2C_PB8_ANF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PB8 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.28..28> I2C_PB8_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PF0_ANF  ------------------------------
// SVD Line: 5863

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PF0_ANF
//    <name> I2C_PF0_ANF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PF0 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.29..29> I2C_PF0_ANF
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PF1_ANF  ------------------------------
// SVD Line: 5868

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PF1_ANF
//    <name> I2C_PF1_ANF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010000) Analog filter enable control driving capabilityactivation bits PF1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.30..30> I2C_PF1_ANF
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR1  ----------------------------------
// SVD Line: 5797

//  <rtree> SFDITEM_REG__SYSCFG_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) SYSCFG configuration register1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x7FFC0003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFC0003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA2_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA3_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA7_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA8_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA9_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA10_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA11_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA12_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB6_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB7_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB8_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PF0_ANF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PF1_ANF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR2  ------------------------------
// SVD Line: 5875

unsigned int SYSCFG_CFGR2 __AT (0x40010018);



// --------------------------  Field Item: SYSCFG_CFGR2_LOCKUP_LOCK  ------------------------------
// SVD Line: 5881

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK
//    <name> LOCKUP_LOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010018) Cortex-M0+ LOCKUP bit enablebit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.0..0> LOCKUP_LOCK
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PVD_LOCK  -------------------------------
// SVD Line: 5886

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVD_LOCK
//    <name> PVD_LOCK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010018) PVD lock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.2..2> PVD_LOCK
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR2_COMP1_BRK_TIM1  ----------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM1
//    <name> COMP1_BRK_TIM1 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010018) COMP1 is enable to input of TIM1 break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.3..3> COMP1_BRK_TIM1
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR2_COMP2_BRK_TIM1  ----------------------------
// SVD Line: 5896

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM1
//    <name> COMP2_BRK_TIM1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010018) COMP2 is enable to input of TIM1 break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.4..4> COMP2_BRK_TIM1
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_CFGR2_COMP1_BRK_TIM16  ----------------------------
// SVD Line: 5901

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM16
//    <name> COMP1_BRK_TIM16 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010018) COMP1 is enable to input of TIM16 break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.5..5> COMP1_BRK_TIM16
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_CFGR2_COMP2_BRK_TIM16  ----------------------------
// SVD Line: 5906

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM16
//    <name> COMP2_BRK_TIM16 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010018) COMP2 is enable to input of TIM16 break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.6..6> COMP2_BRK_TIM16
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_CFGR2_COMP1_BRK_TIM17  ----------------------------
// SVD Line: 5911

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM17
//    <name> COMP1_BRK_TIM17 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010018) COMP1 is enable to input of TIM17 break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.7..7> COMP1_BRK_TIM17
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_CFGR2_COMP2_BRK_TIM17  ----------------------------
// SVD Line: 5916

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM17
//    <name> COMP2_BRK_TIM17 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010018) COMP2 is enable to input of TIM17 break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.8..8> COMP2_BRK_TIM17
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR2_ETR_SRC_TIM1  -----------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_ETR_SRC_TIM1
//    <name> ETR_SRC_TIM1 </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40010018) TIM1 ETR source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR2 >> 9) & 0x3), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR2  ----------------------------------
// SVD Line: 5875

//  <rtree> SFDITEM_REG__SYSCFG_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) SYSCFG configuration register2 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0x7FDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVD_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM16 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM16 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP1_BRK_TIM17 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_COMP2_BRK_TIM17 </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_ETR_SRC_TIM1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR3  ------------------------------
// SVD Line: 5928

unsigned int SYSCFG_CFGR3 __AT (0x4001001C);



// ----------------------------  Field Item: SYSCFG_CFGR3_DMA1_MAP  -------------------------------
// SVD Line: 5934

//  <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA1_MAP
//    <name> DMA1_MAP </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4001001C) DMA channel1 requeset selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR3 >> 0) & 0x1F), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR3_DMA2_MAP  -------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA2_MAP
//    <name> DMA2_MAP </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x4001001C) DMA channel2 requeset selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR3 >> 8) & 0x1F), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR3_DMA3_MAP  -------------------------------
// SVD Line: 5944

//  <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA3_MAP
//    <name> DMA3_MAP </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x4001001C) DMA channel3 requeset selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR3 >> 16) & 0x1F), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR3  ----------------------------------
// SVD Line: 5928

//  <rtree> SFDITEM_REG__SYSCFG_CFGR3
//    <name> CFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) SYSCFG configuration register3 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR3 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x1F1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA1_MAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA2_MAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA3_MAP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 5786

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_CFGR1 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR2 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 5974

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 5980

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 5985

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 5990

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 6000

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 6005

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) Center-aligned modeselection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 6010

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 6015

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 5974

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 6022

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 6028

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) Capture/compare preloadedcontrol </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 6033

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) Capture/compare control updateselection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCDS  -----------------------------------
// SVD Line: 6038

//  <item> SFDITEM_FIELD__TIM1_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C04) Capture/compare DMAselection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS  ------------------------------------
// SVD Line: 6043

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 6048

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 6053

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 6058

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 6063

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 6068

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 6073

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 6078

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 6083

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 6022

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 6090

unsigned int TIM1_SMCR __AT (0x40012C08);



// --------------------------------  Field Item: TIM1_SMCR_SMS  -----------------------------------
// SVD Line: 6096

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_OCCS  -----------------------------------
// SVD Line: 6101

//  <item> SFDITEM_FIELD__TIM1_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C08) OCREF clear selection bit </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_TS  ------------------------------------
// SVD Line: 6106

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 6111

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 6116

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 6121

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 6126

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 6131

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 6090

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 6138

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 6144

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 6149

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) Capture/Compare 1 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 6154

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) Capture/Compare 2 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 6159

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) Capture/Compare 3 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 6164

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) Capture/Compare 4 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 6169

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 6174

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 6179

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UDE  -----------------------------------
// SVD Line: 6184

//  <item> SFDITEM_FIELD__TIM1_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1DE  ----------------------------------
// SVD Line: 6189

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) Capture/Compare 1 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2DE  ----------------------------------
// SVD Line: 6194

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) Capture/Compare 2 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3DE  ----------------------------------
// SVD Line: 6199

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) Capture/Compare 3 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4DE  ----------------------------------
// SVD Line: 6204

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Capture/Compare 4 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMDE  ----------------------------------
// SVD Line: 6209

//  <item> SFDITEM_FIELD__TIM1_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TDE  -----------------------------------
// SVD Line: 6214

//  <item> SFDITEM_FIELD__TIM1_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 6138

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 6221

unsigned int TIM1_SR __AT (0x40012C10);



// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 6227

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 6232

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) Capture/compare 1 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 6237

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) Capture/Compare 2 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 6242

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) Capture/Compare 3 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 6247

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) Capture/Compare 4 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 6252

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 6257

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 6262

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 6267

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) Capture/Compare 1 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 6272

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) Capture/compare 2 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 6277

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) Capture/Compare 3 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 6282

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) Capture/Compare 4 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 6221

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) status register </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0x1EFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1EFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 6289

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 6296

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 6301

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Capture/compare 1generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 6306

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) Capture/compare 2generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 6311

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) Capture/compare 3generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 6316

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) Capture/compare 4generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 6321

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) Capture/Compare control updategeneration </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 6326

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 6331

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 6289

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_Output  ----------------------------
// SVD Line: 6338

unsigned int TIM1_CCMR1_Output __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 6344

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 0) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 6349

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) Output Compare 1 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 6354

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) Output Compare 1 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 6359

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 4) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 6364

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) Output Compare 1 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 6369

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 8) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 6374

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) Output Compare 2 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 6379

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) Output Compare 2 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 6384

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 12) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 6389

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) Output Compare 2 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Output  -------------------------------
// SVD Line: 6338

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register (outputmode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_Input  ----------------------------
// SVD Line: 6396

unsigned int TIM1_CCMR1_Input __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 6403

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 0) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_ICPSC  -------------------------------
// SVD Line: 6408

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_ICPSC
//    <name> ICPSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 2) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 6413

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 4) & 0xF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 6418

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 8) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 6423

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 10) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 6428

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 12) & 0xF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Input  --------------------------------
// SVD Line: 6396

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register 1 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_ICPSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2F </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_Output  ----------------------------
// SVD Line: 6435

unsigned int TIM1_CCMR2_Output __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 6441

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/Compare 3selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 0) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 6446

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) Output compare 3 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 6451

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) Output compare 3 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 6456

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 4) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 6461

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) Output compare 3 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 6466

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 8) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 6471

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) Output compare 4 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 6476

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) Output compare 4 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 6481

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 12) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 6486

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) Output compare 4 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Output  -------------------------------
// SVD Line: 6435

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register (outputmode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_Input  ----------------------------
// SVD Line: 6493

unsigned int TIM1_CCMR2_Input __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 6500

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/compare 3selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 0) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 6505

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 2) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 6510

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 4) & 0xF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 6515

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 8) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 6520

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 10) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 6525

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 12) & 0xF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Input  --------------------------------
// SVD Line: 6493

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register 2 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 6532

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 6538

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) Capture/Compare 1 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 6543

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 6548

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) Capture/Compare 1 complementary outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 6553

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 6558

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) Capture/Compare 2 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 6563

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) Capture/Compare 2 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 6568

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) Capture/Compare 2 complementary outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 6573

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) Capture/Compare 2 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 6578

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) Capture/Compare 3 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 6583

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) Capture/Compare 3 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 6588

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) Capture/Compare 3 complementary outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 6593

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) Capture/Compare 3 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 6598

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) Capture/Compare 4 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 6603

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) Capture/Compare 3 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 6532

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 6610

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 6616

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 6610

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) counter </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 6623

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 6629

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 6623

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 6636

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 6642

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 6636

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 6649

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 6655

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C30) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_RCR >> 0) & 0xFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 6649

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 6662

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 6668

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 6662

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 6675

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 6681

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 6675

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 6688

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 6694

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 6688

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 6701

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 6707

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 6701

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 6714

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 6725

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 6730

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) Off-state selection for Idlemode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 6735

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) Off-state selection for Runmode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 6740

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 6745

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 6750

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 6755

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 6714

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_DCR  --------------------------------
// SVD Line: 6762

unsigned int TIM1_DCR __AT (0x40012C48);



// --------------------------------  Field Item: TIM1_DCR_DBA  ------------------------------------
// SVD Line: 6768

//  <item> SFDITEM_FIELD__TIM1_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012C48) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 0) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DCR_DBL  ------------------------------------
// SVD Line: 6773

//  <item> SFDITEM_FIELD__TIM1_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012C48) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 8) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DCR  ------------------------------------
// SVD Line: 6762

//  <rtree> SFDITEM_REG__TIM1_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) DMA control register </i>
//    <loc> ( (unsigned int)((TIM1_DCR >> 0) & 0xFFFFFFFF), ((TIM1_DCR = (TIM1_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DMAR  --------------------------------
// SVD Line: 6780

unsigned int TIM1_DMAR __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_DMAR_DMAB  -----------------------------------
// SVD Line: 6786

//  <item> SFDITEM_FIELD__TIM1_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C4C) DMA register for burstaccesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_DMAR >> 0) & 0xFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DMAR  -----------------------------------
// SVD Line: 6780

//  <rtree> SFDITEM_REG__TIM1_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_DMAR >> 0) & 0xFFFFFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 5953

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//    <item> SFDITEM_REG__TIM1_DCR </item>
//    <item> SFDITEM_REG__TIM1_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR1  --------------------------------
// SVD Line: 6811

unsigned int TIM3_CR1 __AT (0x40000400);



// --------------------------------  Field Item: TIM3_CR1_CEN  ------------------------------------
// SVD Line: 6817

//  <item> SFDITEM_FIELD__TIM3_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_UDIS  -----------------------------------
// SVD Line: 6822

//  <item> SFDITEM_FIELD__TIM3_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_URS  ------------------------------------
// SVD Line: 6827

//  <item> SFDITEM_FIELD__TIM3_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_OPM  ------------------------------------
// SVD Line: 6832

//  <item> SFDITEM_FIELD__TIM3_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_DIR  ------------------------------------
// SVD Line: 6837

//  <item> SFDITEM_FIELD__TIM3_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CMS  ------------------------------------
// SVD Line: 6842

//  <item> SFDITEM_FIELD__TIM3_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) Center-aligned modeselection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 5) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_ARPE  -----------------------------------
// SVD Line: 6847

//  <item> SFDITEM_FIELD__TIM3_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CKD  ------------------------------------
// SVD Line: 6852

//  <item> SFDITEM_FIELD__TIM3_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 8) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR1  ------------------------------------
// SVD Line: 6811

//  <rtree> SFDITEM_REG__TIM3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CR1 >> 0) & 0xFFFFFFFF), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CR2  --------------------------------
// SVD Line: 6859

unsigned int TIM3_CR2 __AT (0x40000404);



// --------------------------------  Field Item: TIM3_CR2_CCDS  -----------------------------------
// SVD Line: 6865

//  <item> SFDITEM_FIELD__TIM3_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) Capture/compare DMAselection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_MMS  ------------------------------------
// SVD Line: 6870

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR2 >> 4) & 0x7), ((TIM3_CR2 = (TIM3_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_TI1S  -----------------------------------
// SVD Line: 6875

//  <item> SFDITEM_FIELD__TIM3_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR2  ------------------------------------
// SVD Line: 6859

//  <rtree> SFDITEM_REG__TIM3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CR2 >> 0) & 0xFFFFFFFF), ((TIM3_CR2 = (TIM3_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_TI1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCR  --------------------------------
// SVD Line: 6882

unsigned int TIM3_SMCR __AT (0x40000408);



// --------------------------------  Field Item: TIM3_SMCR_SMS  -----------------------------------
// SVD Line: 6888

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 0) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_OCCS  -----------------------------------
// SVD Line: 6893

//  <item> SFDITEM_FIELD__TIM3_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000408) OCREF Clear Selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_TS  ------------------------------------
// SVD Line: 6898

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 4) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_MSM  -----------------------------------
// SVD Line: 6903

//  <item> SFDITEM_FIELD__TIM3_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SMCR  -----------------------------------
// SVD Line: 6882

//  <rtree> SFDITEM_REG__TIM3_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM3_SMCR >> 0) & 0xFFFFFFFF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_MSM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIER  --------------------------------
// SVD Line: 6910

unsigned int TIM3_DIER __AT (0x4000040C);



// --------------------------------  Field Item: TIM3_DIER_UIE  -----------------------------------
// SVD Line: 6916

//  <item> SFDITEM_FIELD__TIM3_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1IE  ----------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) Capture/Compare 1 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2IE  ----------------------------------
// SVD Line: 6926

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) Capture/Compare 2 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3IE  ----------------------------------
// SVD Line: 6931

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) Capture/Compare 3 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4IE  ----------------------------------
// SVD Line: 6936

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) Capture/Compare 4 interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TIE  -----------------------------------
// SVD Line: 6941

//  <item> SFDITEM_FIELD__TIM3_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UDE  -----------------------------------
// SVD Line: 6946

//  <item> SFDITEM_FIELD__TIM3_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1DE  ----------------------------------
// SVD Line: 6951

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) Capture/Compare 1 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2DE  ----------------------------------
// SVD Line: 6956

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) Capture/Compare 2 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3DE  ----------------------------------
// SVD Line: 6961

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) Capture/Compare 3 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4DE  ----------------------------------
// SVD Line: 6966

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) Capture/Compare 4 DMA requestenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TDE  -----------------------------------
// SVD Line: 6971

//  <item> SFDITEM_FIELD__TIM3_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIER  -----------------------------------
// SVD Line: 6910

//  <rtree> SFDITEM_REG__TIM3_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM3_DIER >> 0) & 0xFFFFFFFF), ((TIM3_DIER = (TIM3_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR  ---------------------------------
// SVD Line: 6978

unsigned int TIM3_SR __AT (0x40000410);



// ---------------------------------  Field Item: TIM3_SR_UIF  ------------------------------------
// SVD Line: 6984

//  <item> SFDITEM_FIELD__TIM3_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1IF  -----------------------------------
// SVD Line: 6989

//  <item> SFDITEM_FIELD__TIM3_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) Capture/compare 1 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2IF  -----------------------------------
// SVD Line: 6994

//  <item> SFDITEM_FIELD__TIM3_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) Capture/Compare 2 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3IF  -----------------------------------
// SVD Line: 6999

//  <item> SFDITEM_FIELD__TIM3_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) Capture/Compare 3 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4IF  -----------------------------------
// SVD Line: 7004

//  <item> SFDITEM_FIELD__TIM3_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) Capture/Compare 4 interruptflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_TIF  ------------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__TIM3_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1OF  -----------------------------------
// SVD Line: 7014

//  <item> SFDITEM_FIELD__TIM3_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) Capture/Compare 1 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2OF  -----------------------------------
// SVD Line: 7019

//  <item> SFDITEM_FIELD__TIM3_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) Capture/compare 2 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3OF  -----------------------------------
// SVD Line: 7024

//  <item> SFDITEM_FIELD__TIM3_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) Capture/Compare 3 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4OF  -----------------------------------
// SVD Line: 7029

//  <item> SFDITEM_FIELD__TIM3_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) Capture/Compare 4 overcaptureflag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_SR  ------------------------------------
// SVD Line: 6978

//  <rtree> SFDITEM_REG__TIM3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) status register </i>
//    <loc> ( (unsigned int)((TIM3_SR >> 0) & 0xFFFFFFFF), ((TIM3_SR = (TIM3_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4OF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_EGR  --------------------------------
// SVD Line: 7036

unsigned int TIM3_EGR __AT (0x40000414);



// ---------------------------------  Field Item: TIM3_EGR_UG  ------------------------------------
// SVD Line: 7043

//  <item> SFDITEM_FIELD__TIM3_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC1G  -----------------------------------
// SVD Line: 7048

//  <item> SFDITEM_FIELD__TIM3_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000414) Capture/compare 1generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC2G  -----------------------------------
// SVD Line: 7053

//  <item> SFDITEM_FIELD__TIM3_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000414) Capture/compare 2generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC3G  -----------------------------------
// SVD Line: 7058

//  <item> SFDITEM_FIELD__TIM3_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000414) Capture/compare 3generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC4G  -----------------------------------
// SVD Line: 7063

//  <item> SFDITEM_FIELD__TIM3_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000414) Capture/compare 4generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_TG  ------------------------------------
// SVD Line: 7068

//  <item> SFDITEM_FIELD__TIM3_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_EGR  ------------------------------------
// SVD Line: 7036

//  <rtree> SFDITEM_REG__TIM3_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000414) event generation register </i>
//    <loc> ( (unsigned int)((TIM3_EGR >> 0) & 0xFFFFFFFF), ((TIM3_EGR = (TIM3_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_TG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR1_Output  ----------------------------
// SVD Line: 7075

unsigned int TIM3_CCMR1_Output __AT (0x40000418);



// ---------------------------  Field Item: TIM3_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 7081

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 0) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 7086

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) Output compare 1 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 7091

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) Output compare 1 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 7096

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 4) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 7101

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) Output compare 1 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 7106

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/Compare 2selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 8) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 7111

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) Output compare 2 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 7116

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) Output compare 2 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 7121

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 12) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 7126

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) Output compare 2 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Output  -------------------------------
// SVD Line: 7075

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (outputmode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR1_Input  ----------------------------
// SVD Line: 7133

unsigned int TIM3_CCMR1_Input __AT (0x40000418);



// ----------------------------  Field Item: TIM3_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 0) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 7145

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 2) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 4) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 7155

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/compare 2selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 8) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 7160

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 10) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 7165

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 12) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Input  --------------------------------
// SVD Line: 7133

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR2_Output  ----------------------------
// SVD Line: 7172

unsigned int TIM3_CCMR2_Output __AT (0x4000041C);



// ---------------------------  Field Item: TIM3_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 7178

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 0) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 7183

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) Output compare 3 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 7188

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) Output compare 3 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 4) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 7198

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) Output compare 3 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 7203

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 8) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 7208

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) Output compare 4 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 7213

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) Output compare 4 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 7218

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 12) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 7223

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) Output compare 4 clearenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Output  -------------------------------
// SVD Line: 7172

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (outputmode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4CE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR2_Input  ----------------------------
// SVD Line: 7230

unsigned int TIM3_CCMR2_Input __AT (0x4000041C);



// ----------------------------  Field Item: TIM3_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 7237

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 0) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 7242

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 2) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 7247

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 4) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 7252

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 8) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 7257

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 10) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 7262

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 12) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Input  --------------------------------
// SVD Line: 7230

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCER  --------------------------------
// SVD Line: 7269

unsigned int TIM3_CCER __AT (0x40000420);



// -------------------------------  Field Item: TIM3_CCER_CC1E  -----------------------------------
// SVD Line: 7275

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) Capture/Compare 1 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1P  -----------------------------------
// SVD Line: 7280

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1NP  ----------------------------------
// SVD Line: 7285

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000420) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2E  -----------------------------------
// SVD Line: 7290

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) Capture/Compare 2 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2P  -----------------------------------
// SVD Line: 7295

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) Capture/Compare 2 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2NP  ----------------------------------
// SVD Line: 7300

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000420) Capture/Compare 2 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3E  -----------------------------------
// SVD Line: 7305

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) Capture/Compare 3 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3P  -----------------------------------
// SVD Line: 7310

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) Capture/Compare 3 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3NP  ----------------------------------
// SVD Line: 7315

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000420) Capture/Compare 3 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4E  -----------------------------------
// SVD Line: 7320

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) Capture/Compare 4 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4P  -----------------------------------
// SVD Line: 7325

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) Capture/Compare 4 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4NP  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000420) Capture/Compare 4 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCER  -----------------------------------
// SVD Line: 7269

//  <rtree> SFDITEM_REG__TIM3_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM3_CCER >> 0) & 0xFFFFFFFF), ((TIM3_CCER = (TIM3_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4NP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 7337

unsigned int TIM3_CNT __AT (0x40000424);



// --------------------------------  Field Item: TIM3_CNT_CNT  ------------------------------------
// SVD Line: 7343

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 7337

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) counter </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_PSC  --------------------------------
// SVD Line: 7350

unsigned int TIM3_PSC __AT (0x40000428);



// --------------------------------  Field Item: TIM3_PSC_PSC  ------------------------------------
// SVD Line: 7356

//  <item> SFDITEM_FIELD__TIM3_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PSC >> 0) & 0xFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSC  ------------------------------------
// SVD Line: 7350

//  <rtree> SFDITEM_REG__TIM3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) prescaler </i>
//    <loc> ( (unsigned int)((TIM3_PSC >> 0) & 0xFFFFFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 7363

unsigned int TIM3_ARR __AT (0x4000042C);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 7369

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 0) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 7363

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR1  --------------------------------
// SVD Line: 7376

unsigned int TIM3_CCR1 __AT (0x40000434);



// -------------------------------  Field Item: TIM3_CCR1_CCR1  -----------------------------------
// SVD Line: 7382

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 0) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR1  -----------------------------------
// SVD Line: 7376

//  <rtree> SFDITEM_REG__TIM3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR1 >> 0) & 0xFFFFFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR2  --------------------------------
// SVD Line: 7389

unsigned int TIM3_CCR2 __AT (0x40000438);



// -------------------------------  Field Item: TIM3_CCR2_CCR2  -----------------------------------
// SVD Line: 7395

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 0) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR2  -----------------------------------
// SVD Line: 7389

//  <rtree> SFDITEM_REG__TIM3_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CCR2 >> 0) & 0xFFFFFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR3  --------------------------------
// SVD Line: 7402

unsigned int TIM3_CCR3 __AT (0x4000043C);



// -------------------------------  Field Item: TIM3_CCR3_CCR3  -----------------------------------
// SVD Line: 7408

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 0) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR3  -----------------------------------
// SVD Line: 7402

//  <rtree> SFDITEM_REG__TIM3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM3_CCR3 >> 0) & 0xFFFFFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR4  --------------------------------
// SVD Line: 7415

unsigned int TIM3_CCR4 __AT (0x40000440);



// -------------------------------  Field Item: TIM3_CCR4_CCR4  -----------------------------------
// SVD Line: 7421

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 0) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR4  -----------------------------------
// SVD Line: 7415

//  <rtree> SFDITEM_REG__TIM3_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM3_CCR4 >> 0) & 0xFFFFFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_DCR  --------------------------------
// SVD Line: 7428

unsigned int TIM3_DCR __AT (0x40000448);



// --------------------------------  Field Item: TIM3_DCR_DBA  ------------------------------------
// SVD Line: 7434

//  <item> SFDITEM_FIELD__TIM3_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 0) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DCR_DBL  ------------------------------------
// SVD Line: 7439

//  <item> SFDITEM_FIELD__TIM3_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 8) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DCR  ------------------------------------
// SVD Line: 7428

//  <rtree> SFDITEM_REG__TIM3_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM3_DCR >> 0) & 0xFFFFFFFF), ((TIM3_DCR = (TIM3_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAR  --------------------------------
// SVD Line: 7446

unsigned int TIM3_DMAR __AT (0x4000044C);



// -------------------------------  Field Item: TIM3_DMAR_DMAB  -----------------------------------
// SVD Line: 7452

//  <item> SFDITEM_FIELD__TIM3_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA register for burstaccesses </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DMAR  -----------------------------------
// SVD Line: 7446

//  <rtree> SFDITEM_REG__TIM3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 6795

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR1 </item>
//    <item> SFDITEM_REG__TIM3_CR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCR </item>
//    <item> SFDITEM_REG__TIM3_DIER </item>
//    <item> SFDITEM_REG__TIM3_SR </item>
//    <item> SFDITEM_REG__TIM3_EGR </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM3_CCER </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PSC </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//    <item> SFDITEM_REG__TIM3_CCR1 </item>
//    <item> SFDITEM_REG__TIM3_CCR2 </item>
//    <item> SFDITEM_REG__TIM3_CCR3 </item>
//    <item> SFDITEM_REG__TIM3_CCR4 </item>
//    <item> SFDITEM_REG__TIM3_DCR </item>
//    <item> SFDITEM_REG__TIM3_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CR1  --------------------------------
// SVD Line: 7477

unsigned int TIM14_CR1 __AT (0x40002000);



// --------------------------------  Field Item: TIM14_CR1_CEN  -----------------------------------
// SVD Line: 7483

//  <item> SFDITEM_FIELD__TIM14_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_UDIS  -----------------------------------
// SVD Line: 7488

//  <item> SFDITEM_FIELD__TIM14_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_URS  -----------------------------------
// SVD Line: 7493

//  <item> SFDITEM_FIELD__TIM14_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_ARPE  -----------------------------------
// SVD Line: 7498

//  <item> SFDITEM_FIELD__TIM14_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CKD  -----------------------------------
// SVD Line: 7503

//  <item> SFDITEM_FIELD__TIM14_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) Prescaler factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 8) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR1  -----------------------------------
// SVD Line: 7477

//  <rtree> SFDITEM_REG__TIM14_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) TIM14 control register1 </i>
//    <loc> ( (unsigned int)((TIM14_CR1 >> 0) & 0xFFFFFFFF), ((TIM14_CR1 = (TIM14_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIER  -------------------------------
// SVD Line: 7510

unsigned int TIM14_DIER __AT (0x4000200C);



// -------------------------------  Field Item: TIM14_DIER_UIE  -----------------------------------
// SVD Line: 7516

//  <item> SFDITEM_FIELD__TIM14_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC1IE  ----------------------------------
// SVD Line: 7521

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) Compare/ </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIER  -----------------------------------
// SVD Line: 7510

//  <rtree> SFDITEM_REG__TIM14_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM14_DIER >> 0) & 0xFFFFFFFF), ((TIM14_DIER = (TIM14_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1IE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_SR  --------------------------------
// SVD Line: 7528

unsigned int TIM14_SR __AT (0x40002010);



// --------------------------------  Field Item: TIM14_SR_UIF  ------------------------------------
// SVD Line: 7534

//  <item> SFDITEM_FIELD__TIM14_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1IF  -----------------------------------
// SVD Line: 7539

//  <item> SFDITEM_FIELD__TIM14_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) Compare/capture 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1OF  -----------------------------------
// SVD Line: 7544

//  <item> SFDITEM_FIELD__TIM14_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) Compare/capture 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_SR  ------------------------------------
// SVD Line: 7528

//  <rtree> SFDITEM_REG__TIM14_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) status register </i>
//    <loc> ( (unsigned int)((TIM14_SR >> 0) & 0xFFFFFFFF), ((TIM14_SR = (TIM14_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1OF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_EGR  --------------------------------
// SVD Line: 7551

unsigned int TIM14_EGR __AT (0x40002014);



// --------------------------------  Field Item: TIM14_EGR_UG  ------------------------------------
// SVD Line: 7558

//  <item> SFDITEM_FIELD__TIM14_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40002014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC1G  -----------------------------------
// SVD Line: 7563

//  <item> SFDITEM_FIELD__TIM14_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40002014) Compare/capture1 event </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_EGR  -----------------------------------
// SVD Line: 7551

//  <rtree> SFDITEM_REG__TIM14_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002014) event generation register </i>
//    <loc> ( (unsigned int)((TIM14_EGR >> 0) & 0xFFFFFFFF), ((TIM14_EGR = (TIM14_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC1G </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_Output  ---------------------------
// SVD Line: 7570

unsigned int TIM14_CCMR1_Output __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 7576

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Output >> 0) & 0x3), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 7581

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002018) Output Compare 1 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 7586

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) Output Compare 1 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 7591

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Output >> 4) & 0x7), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM14_CCMR1_Output  -------------------------------
// SVD Line: 7570

//  <rtree> SFDITEM_REG__TIM14_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register (outputmode) </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_Input  ----------------------------
// SVD Line: 7598

unsigned int TIM14_CCMR1_Input __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 7605

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 0) & 0x3), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 7610

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 2) & 0x3), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 7615

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 4) & 0xF), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM14_CCMR1_Input  -------------------------------
// SVD Line: 7598

//  <rtree> SFDITEM_REG__TIM14_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register 1 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCER  -------------------------------
// SVD Line: 7622

unsigned int TIM14_CCER __AT (0x40002020);



// -------------------------------  Field Item: TIM14_CCER_CC1E  ----------------------------------
// SVD Line: 7628

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) Capture/Compare 1 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1P  ----------------------------------
// SVD Line: 7633

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC1NP  ----------------------------------
// SVD Line: 7638

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCER  -----------------------------------
// SVD Line: 7622

//  <rtree> SFDITEM_REG__TIM14_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM14_CCER >> 0) & 0xFFFFFFFF), ((TIM14_CCER = (TIM14_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 7645

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 7651

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 7645

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) counter </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PSC  --------------------------------
// SVD Line: 7658

unsigned int TIM14_PSC __AT (0x40002028);



// --------------------------------  Field Item: TIM14_PSC_PSC  -----------------------------------
// SVD Line: 7664

//  <item> SFDITEM_FIELD__TIM14_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PSC >> 0) & 0xFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_PSC  -----------------------------------
// SVD Line: 7658

//  <rtree> SFDITEM_REG__TIM14_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) prescaler </i>
//    <loc> ( (unsigned int)((TIM14_PSC >> 0) & 0xFFFFFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_ARR  --------------------------------
// SVD Line: 7671

unsigned int TIM14_ARR __AT (0x4000202C);



// --------------------------------  Field Item: TIM14_ARR_ARR  -----------------------------------
// SVD Line: 7677

//  <item> SFDITEM_FIELD__TIM14_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_ARR >> 0) & 0xFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_ARR  -----------------------------------
// SVD Line: 7671

//  <rtree> SFDITEM_REG__TIM14_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM14_ARR >> 0) & 0xFFFFFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCR1  -------------------------------
// SVD Line: 7684

unsigned int TIM14_CCR1 __AT (0x40002034);



// -------------------------------  Field Item: TIM14_CCR1_CCR1  ----------------------------------
// SVD Line: 7690

//  <item> SFDITEM_FIELD__TIM14_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CCR1 >> 0) & 0xFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCR1  -----------------------------------
// SVD Line: 7684

//  <rtree> SFDITEM_REG__TIM14_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CCR1 >> 0) & 0xFFFFFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCR1_CCR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_OR  --------------------------------
// SVD Line: 7697

unsigned int TIM14_OR __AT (0x40002050);



// ------------------------------  Field Item: TIM14_OR_TI1_RMP  ----------------------------------
// SVD Line: 7703

//  <item> SFDITEM_FIELD__TIM14_OR_TI1_RMP
//    <name> TI1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002050) TIM14 channel1 input remap </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_OR >> 0) & 0x3), ((TIM14_OR = (TIM14_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_OR  ------------------------------------
// SVD Line: 7697

//  <rtree> SFDITEM_REG__TIM14_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002050) Option register </i>
//    <loc> ( (unsigned int)((TIM14_OR >> 0) & 0xFFFFFFFF), ((TIM14_OR = (TIM14_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_OR_TI1_RMP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 7461

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CR1 </item>
//    <item> SFDITEM_REG__TIM14_DIER </item>
//    <item> SFDITEM_REG__TIM14_SR </item>
//    <item> SFDITEM_REG__TIM14_EGR </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM14_CCER </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PSC </item>
//    <item> SFDITEM_REG__TIM14_ARR </item>
//    <item> SFDITEM_REG__TIM14_CCR1 </item>
//    <item> SFDITEM_REG__TIM14_OR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM16_CR1  --------------------------------
// SVD Line: 7728

unsigned int TIM16_CR1 __AT (0x40014400);



// --------------------------------  Field Item: TIM16_CR1_CEN  -----------------------------------
// SVD Line: 7734

//  <item> SFDITEM_FIELD__TIM16_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_UDIS  -----------------------------------
// SVD Line: 7739

//  <item> SFDITEM_FIELD__TIM16_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_URS  -----------------------------------
// SVD Line: 7744

//  <item> SFDITEM_FIELD__TIM16_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_OPM  -----------------------------------
// SVD Line: 7749

//  <item> SFDITEM_FIELD__TIM16_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014400) One pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_ARPE  -----------------------------------
// SVD Line: 7754

//  <item> SFDITEM_FIELD__TIM16_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_CKD  -----------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__TIM16_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014400) Prescaler factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CR1 >> 8) & 0x3), ((TIM16_CR1 = (TIM16_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR1  -----------------------------------
// SVD Line: 7728

//  <rtree> SFDITEM_REG__TIM16_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) TIM16 control register1 </i>
//    <loc> ( (unsigned int)((TIM16_CR1 >> 0) & 0xFFFFFFFF), ((TIM16_CR1 = (TIM16_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CR2  --------------------------------
// SVD Line: 7766

unsigned int TIM16_CR2 __AT (0x40014404);



// -------------------------------  Field Item: TIM16_CR2_CCPC  -----------------------------------
// SVD Line: 7772

//  <item> SFDITEM_FIELD__TIM16_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014404) Capture/compare preloadedcontrol </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCDS  -----------------------------------
// SVD Line: 7777

//  <item> SFDITEM_FIELD__TIM16_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014404) Capture/compare DMAselection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS1  -----------------------------------
// SVD Line: 7782

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS1N  ----------------------------------
// SVD Line: 7787

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR2  -----------------------------------
// SVD Line: 7766

//  <rtree> SFDITEM_REG__TIM16_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM16_CR2 >> 0) & 0xFFFFFFFF), ((TIM16_CR2 = (TIM16_CR2 & ~(0x309UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x309) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1N </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DIER  -------------------------------
// SVD Line: 7794

unsigned int TIM16_DIER __AT (0x4001440C);



// -------------------------------  Field Item: TIM16_DIER_UIE  -----------------------------------
// SVD Line: 7800

//  <item> SFDITEM_FIELD__TIM16_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001440C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1IE  ----------------------------------
// SVD Line: 7805

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001440C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_COMIE  ----------------------------------
// SVD Line: 7810

//  <item> SFDITEM_FIELD__TIM16_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001440C) Com interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_BIE  -----------------------------------
// SVD Line: 7815

//  <item> SFDITEM_FIELD__TIM16_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001440C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_UDE  -----------------------------------
// SVD Line: 7820

//  <item> SFDITEM_FIELD__TIM16_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001440C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1DE  ----------------------------------
// SVD Line: 7825

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001440C) Compare/capture DMA requeset enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DIER  -----------------------------------
// SVD Line: 7794

//  <rtree> SFDITEM_REG__TIM16_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001440C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM16_DIER >> 0) & 0xFFFFFFFF), ((TIM16_DIER = (TIM16_DIER & ~(0x3A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1DE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM16_SR  --------------------------------
// SVD Line: 7832

unsigned int TIM16_SR __AT (0x40014410);



// --------------------------------  Field Item: TIM16_SR_UIF  ------------------------------------
// SVD Line: 7838

//  <item> SFDITEM_FIELD__TIM16_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC1IF  -----------------------------------
// SVD Line: 7843

//  <item> SFDITEM_FIELD__TIM16_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014410) Capture/Compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_COMIF  -----------------------------------
// SVD Line: 7848

//  <item> SFDITEM_FIELD__TIM16_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014410) Com interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_BIF  ------------------------------------
// SVD Line: 7853

//  <item> SFDITEM_FIELD__TIM16_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014410) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC1OF  -----------------------------------
// SVD Line: 7858

//  <item> SFDITEM_FIELD__TIM16_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_SR  ------------------------------------
// SVD Line: 7832

//  <rtree> SFDITEM_REG__TIM16_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014410) status register </i>
//    <loc> ( (unsigned int)((TIM16_SR >> 0) & 0xFFFFFFFF), ((TIM16_SR = (TIM16_SR & ~(0x2A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1OF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_EGR  --------------------------------
// SVD Line: 7865

unsigned int TIM16_EGR __AT (0x40014414);



// --------------------------------  Field Item: TIM16_EGR_UG  ------------------------------------
// SVD Line: 7872

//  <item> SFDITEM_FIELD__TIM16_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC1G  -----------------------------------
// SVD Line: 7877

//  <item> SFDITEM_FIELD__TIM16_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014414) Capture/Compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_COMG  -----------------------------------
// SVD Line: 7882

//  <item> SFDITEM_FIELD__TIM16_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014414) COM evnet generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_EGR_BG  ------------------------------------
// SVD Line: 7887

//  <item> SFDITEM_FIELD__TIM16_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014414) Break event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_EGR  -----------------------------------
// SVD Line: 7865

//  <rtree> SFDITEM_REG__TIM16_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014414) event generation register </i>
//    <loc> ( (unsigned int)((TIM16_EGR >> 0) & 0xFFFFFFFF), ((TIM16_EGR = (TIM16_EGR & ~(0xA3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_Output  ---------------------------
// SVD Line: 7894

unsigned int TIM16_CCMR1_Output __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 7900

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Output >> 0) & 0x3), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 7905

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014418) Output Compare 1 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014418) Output Compare 1 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 7915

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014418) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Output >> 4) & 0x7), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM16_CCMR1_Output  -------------------------------
// SVD Line: 7894

//  <rtree> SFDITEM_REG__TIM16_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) capture/compare mode register (outputmode) </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_Input  ----------------------------
// SVD Line: 7922

unsigned int TIM16_CCMR1_Input __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 7929

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 0) & 0x3), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 7934

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 2) & 0x3), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 7939

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 4) & 0xF), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM16_CCMR1_Input  -------------------------------
// SVD Line: 7922

//  <rtree> SFDITEM_REG__TIM16_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) capture/compare mode register 1 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_CC1S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCER  -------------------------------
// SVD Line: 7946

unsigned int TIM16_CCER __AT (0x40014420);



// -------------------------------  Field Item: TIM16_CCER_CC1E  ----------------------------------
// SVD Line: 7952

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014420) Capture/Compare 1 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC1P  ----------------------------------
// SVD Line: 7957

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014420) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC1NE  ----------------------------------
// SVD Line: 7962

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014420) Capture/Compare 1 complementary outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC1NP  ----------------------------------
// SVD Line: 7967

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014420) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCER  -----------------------------------
// SVD Line: 7946

//  <rtree> SFDITEM_REG__TIM16_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM16_CCER >> 0) & 0xFFFFFFFF), ((TIM16_CCER = (TIM16_CCER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CNT  --------------------------------
// SVD Line: 7974

unsigned int TIM16_CNT __AT (0x40014424);



// --------------------------------  Field Item: TIM16_CNT_CNT  -----------------------------------
// SVD Line: 7980

//  <item> SFDITEM_FIELD__TIM16_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CNT >> 0) & 0xFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CNT  -----------------------------------
// SVD Line: 7974

//  <rtree> SFDITEM_REG__TIM16_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014424) counter </i>
//    <loc> ( (unsigned int)((TIM16_CNT >> 0) & 0xFFFFFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_PSC  --------------------------------
// SVD Line: 7987

unsigned int TIM16_PSC __AT (0x40014428);



// --------------------------------  Field Item: TIM16_PSC_PSC  -----------------------------------
// SVD Line: 7993

//  <item> SFDITEM_FIELD__TIM16_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_PSC >> 0) & 0xFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_PSC  -----------------------------------
// SVD Line: 7987

//  <rtree> SFDITEM_REG__TIM16_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014428) prescaler </i>
//    <loc> ( (unsigned int)((TIM16_PSC >> 0) & 0xFFFFFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_ARR  --------------------------------
// SVD Line: 8000

unsigned int TIM16_ARR __AT (0x4001442C);



// --------------------------------  Field Item: TIM16_ARR_ARR  -----------------------------------
// SVD Line: 8006

//  <item> SFDITEM_FIELD__TIM16_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001442C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_ARR >> 0) & 0xFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_ARR  -----------------------------------
// SVD Line: 8000

//  <rtree> SFDITEM_REG__TIM16_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001442C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM16_ARR >> 0) & 0xFFFFFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_RCR  --------------------------------
// SVD Line: 8013

unsigned int TIM16_RCR __AT (0x40014430);



// --------------------------------  Field Item: TIM16_RCR_REP  -----------------------------------
// SVD Line: 8019

//  <item> SFDITEM_FIELD__TIM16_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014430) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_RCR >> 0) & 0xFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_RCR  -----------------------------------
// SVD Line: 8013

//  <rtree> SFDITEM_REG__TIM16_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014430) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM16_RCR >> 0) & 0xFFFFFFFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCR1  -------------------------------
// SVD Line: 8026

unsigned int TIM16_CCR1 __AT (0x40014434);



// -------------------------------  Field Item: TIM16_CCR1_CCR1  ----------------------------------
// SVD Line: 8032

//  <item> SFDITEM_FIELD__TIM16_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CCR1 >> 0) & 0xFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCR1  -----------------------------------
// SVD Line: 8026

//  <rtree> SFDITEM_REG__TIM16_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CCR1 >> 0) & 0xFFFFFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_BDTR  -------------------------------
// SVD Line: 8039

unsigned int TIM16_BDTR __AT (0x40014444);



// -------------------------------  Field Item: TIM16_BDTR_DTG  -----------------------------------
// SVD Line: 8045

//  <item> SFDITEM_FIELD__TIM16_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014444) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 0) & 0xFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_LOCK  ----------------------------------
// SVD Line: 8050

//  <item> SFDITEM_FIELD__TIM16_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014444) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 8) & 0x3), ((TIM16_BDTR = (TIM16_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSI  ----------------------------------
// SVD Line: 8055

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014444) Off-state selection for Idlemode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSR  ----------------------------------
// SVD Line: 8060

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014444) Off-state selection for Runmode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKE  -----------------------------------
// SVD Line: 8065

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014444) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKP  -----------------------------------
// SVD Line: 8070

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014444) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_AOE  -----------------------------------
// SVD Line: 8075

//  <item> SFDITEM_FIELD__TIM16_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014444) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_MOE  -----------------------------------
// SVD Line: 8080

//  <item> SFDITEM_FIELD__TIM16_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014444) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_BDTR  -----------------------------------
// SVD Line: 8039

//  <rtree> SFDITEM_REG__TIM16_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014444) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM16_BDTR >> 0) & 0xFFFFFFFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_MOE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DCR  --------------------------------
// SVD Line: 8087

unsigned int TIM16_DCR __AT (0x40014448);



// --------------------------------  Field Item: TIM16_DCR_DBA  -----------------------------------
// SVD Line: 8093

//  <item> SFDITEM_FIELD__TIM16_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 0) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM16_DCR_DBL  -----------------------------------
// SVD Line: 8098

//  <item> SFDITEM_FIELD__TIM16_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 8) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_DCR  -----------------------------------
// SVD Line: 8087

//  <rtree> SFDITEM_REG__TIM16_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM16_DCR >> 0) & 0xFFFFFFFF), ((TIM16_DCR = (TIM16_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DMAR  -------------------------------
// SVD Line: 8105

unsigned int TIM16_DMAR __AT (0x4001444C);



// -------------------------------  Field Item: TIM16_DMAR_DMAB  ----------------------------------
// SVD Line: 8111

//  <item> SFDITEM_FIELD__TIM16_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001444C) DMA register for burstaccesses </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM16_DMAR >> 0) & 0xFFFFFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DMAR  -----------------------------------
// SVD Line: 8105

//  <rtree> SFDITEM_REG__TIM16_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001444C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM16_DMAR >> 0) & 0xFFFFFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DMAR_DMAB </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM16  -------------------------------------
// SVD Line: 7712

//  <view> TIM16
//    <name> TIM16 </name>
//    <item> SFDITEM_REG__TIM16_CR1 </item>
//    <item> SFDITEM_REG__TIM16_CR2 </item>
//    <item> SFDITEM_REG__TIM16_DIER </item>
//    <item> SFDITEM_REG__TIM16_SR </item>
//    <item> SFDITEM_REG__TIM16_EGR </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM16_CCER </item>
//    <item> SFDITEM_REG__TIM16_CNT </item>
//    <item> SFDITEM_REG__TIM16_PSC </item>
//    <item> SFDITEM_REG__TIM16_ARR </item>
//    <item> SFDITEM_REG__TIM16_RCR </item>
//    <item> SFDITEM_REG__TIM16_CCR1 </item>
//    <item> SFDITEM_REG__TIM16_BDTR </item>
//    <item> SFDITEM_REG__TIM16_DCR </item>
//    <item> SFDITEM_REG__TIM16_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM17_CR1  --------------------------------
// SVD Line: 7728

unsigned int TIM17_CR1 __AT (0x40014800);



// --------------------------------  Field Item: TIM17_CR1_CEN  -----------------------------------
// SVD Line: 7734

//  <item> SFDITEM_FIELD__TIM17_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_UDIS  -----------------------------------
// SVD Line: 7739

//  <item> SFDITEM_FIELD__TIM17_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_URS  -----------------------------------
// SVD Line: 7744

//  <item> SFDITEM_FIELD__TIM17_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_OPM  -----------------------------------
// SVD Line: 7749

//  <item> SFDITEM_FIELD__TIM17_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014800) One pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_ARPE  -----------------------------------
// SVD Line: 7754

//  <item> SFDITEM_FIELD__TIM17_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_CKD  -----------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__TIM17_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014800) Prescaler factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CR1 >> 8) & 0x3), ((TIM17_CR1 = (TIM17_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR1  -----------------------------------
// SVD Line: 7728

//  <rtree> SFDITEM_REG__TIM17_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014800) TIM16 control register1 </i>
//    <loc> ( (unsigned int)((TIM17_CR1 >> 0) & 0xFFFFFFFF), ((TIM17_CR1 = (TIM17_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CR2  --------------------------------
// SVD Line: 7766

unsigned int TIM17_CR2 __AT (0x40014804);



// -------------------------------  Field Item: TIM17_CR2_CCPC  -----------------------------------
// SVD Line: 7772

//  <item> SFDITEM_FIELD__TIM17_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014804) Capture/compare preloadedcontrol </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCDS  -----------------------------------
// SVD Line: 7777

//  <item> SFDITEM_FIELD__TIM17_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014804) Capture/compare DMAselection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS1  -----------------------------------
// SVD Line: 7782

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014804) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS1N  ----------------------------------
// SVD Line: 7787

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014804) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR2  -----------------------------------
// SVD Line: 7766

//  <rtree> SFDITEM_REG__TIM17_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM17_CR2 >> 0) & 0xFFFFFFFF), ((TIM17_CR2 = (TIM17_CR2 & ~(0x309UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x309) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1N </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DIER  -------------------------------
// SVD Line: 7794

unsigned int TIM17_DIER __AT (0x4001480C);



// -------------------------------  Field Item: TIM17_DIER_UIE  -----------------------------------
// SVD Line: 7800

//  <item> SFDITEM_FIELD__TIM17_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001480C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1IE  ----------------------------------
// SVD Line: 7805

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001480C) Capture/Compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_COMIE  ----------------------------------
// SVD Line: 7810

//  <item> SFDITEM_FIELD__TIM17_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001480C) Com interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_BIE  -----------------------------------
// SVD Line: 7815

//  <item> SFDITEM_FIELD__TIM17_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001480C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_UDE  -----------------------------------
// SVD Line: 7820

//  <item> SFDITEM_FIELD__TIM17_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001480C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1DE  ----------------------------------
// SVD Line: 7825

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001480C) Compare/capture DMA requeset enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DIER  -----------------------------------
// SVD Line: 7794

//  <rtree> SFDITEM_REG__TIM17_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001480C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM17_DIER >> 0) & 0xFFFFFFFF), ((TIM17_DIER = (TIM17_DIER & ~(0x3A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1DE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM17_SR  --------------------------------
// SVD Line: 7832

unsigned int TIM17_SR __AT (0x40014810);



// --------------------------------  Field Item: TIM17_SR_UIF  ------------------------------------
// SVD Line: 7838

//  <item> SFDITEM_FIELD__TIM17_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC1IF  -----------------------------------
// SVD Line: 7843

//  <item> SFDITEM_FIELD__TIM17_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014810) Capture/Compare 1 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_COMIF  -----------------------------------
// SVD Line: 7848

//  <item> SFDITEM_FIELD__TIM17_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014810) Com interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_BIF  ------------------------------------
// SVD Line: 7853

//  <item> SFDITEM_FIELD__TIM17_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014810) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC1OF  -----------------------------------
// SVD Line: 7858

//  <item> SFDITEM_FIELD__TIM17_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_SR  ------------------------------------
// SVD Line: 7832

//  <rtree> SFDITEM_REG__TIM17_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014810) status register </i>
//    <loc> ( (unsigned int)((TIM17_SR >> 0) & 0xFFFFFFFF), ((TIM17_SR = (TIM17_SR & ~(0x2A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1OF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_EGR  --------------------------------
// SVD Line: 7865

unsigned int TIM17_EGR __AT (0x40014814);



// --------------------------------  Field Item: TIM17_EGR_UG  ------------------------------------
// SVD Line: 7872

//  <item> SFDITEM_FIELD__TIM17_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC1G  -----------------------------------
// SVD Line: 7877

//  <item> SFDITEM_FIELD__TIM17_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014814) Capture/Compare 1 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_COMG  -----------------------------------
// SVD Line: 7882

//  <item> SFDITEM_FIELD__TIM17_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014814) COM evnet generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_EGR_BG  ------------------------------------
// SVD Line: 7887

//  <item> SFDITEM_FIELD__TIM17_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014814) Break event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_EGR  -----------------------------------
// SVD Line: 7865

//  <rtree> SFDITEM_REG__TIM17_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014814) event generation register </i>
//    <loc> ( (unsigned int)((TIM17_EGR >> 0) & 0xFFFFFFFF), ((TIM17_EGR = (TIM17_EGR & ~(0xA3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_Output  ---------------------------
// SVD Line: 7894

unsigned int TIM17_CCMR1_Output __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 7900

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Output >> 0) & 0x3), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 7905

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014818) Output Compare 1 fastenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014818) Output Compare 1 preloadenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 7915

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014818) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Output >> 4) & 0x7), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM17_CCMR1_Output  -------------------------------
// SVD Line: 7894

//  <rtree> SFDITEM_REG__TIM17_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) capture/compare mode register (outputmode) </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_Input  ----------------------------
// SVD Line: 7922

unsigned int TIM17_CCMR1_Input __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 7929

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Capture/Compare 1selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 0) & 0x3), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 7934

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 2) & 0x3), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 7939

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 4) & 0xF), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM17_CCMR1_Input  -------------------------------
// SVD Line: 7922

//  <rtree> SFDITEM_REG__TIM17_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) capture/compare mode register 1 (inputmode) </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_CC1S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCER  -------------------------------
// SVD Line: 7946

unsigned int TIM17_CCER __AT (0x40014820);



// -------------------------------  Field Item: TIM17_CCER_CC1E  ----------------------------------
// SVD Line: 7952

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014820) Capture/Compare 1 outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC1P  ----------------------------------
// SVD Line: 7957

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014820) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC1NE  ----------------------------------
// SVD Line: 7962

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014820) Capture/Compare 1 complementary outputenable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC1NP  ----------------------------------
// SVD Line: 7967

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014820) Capture/Compare 1 outputPolarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCER  -----------------------------------
// SVD Line: 7946

//  <rtree> SFDITEM_REG__TIM17_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014820) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM17_CCER >> 0) & 0xFFFFFFFF), ((TIM17_CCER = (TIM17_CCER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CNT  --------------------------------
// SVD Line: 7974

unsigned int TIM17_CNT __AT (0x40014824);



// --------------------------------  Field Item: TIM17_CNT_CNT  -----------------------------------
// SVD Line: 7980

//  <item> SFDITEM_FIELD__TIM17_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014824) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CNT >> 0) & 0xFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CNT  -----------------------------------
// SVD Line: 7974

//  <rtree> SFDITEM_REG__TIM17_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014824) counter </i>
//    <loc> ( (unsigned int)((TIM17_CNT >> 0) & 0xFFFFFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_PSC  --------------------------------
// SVD Line: 7987

unsigned int TIM17_PSC __AT (0x40014828);



// --------------------------------  Field Item: TIM17_PSC_PSC  -----------------------------------
// SVD Line: 7993

//  <item> SFDITEM_FIELD__TIM17_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014828) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_PSC >> 0) & 0xFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_PSC  -----------------------------------
// SVD Line: 7987

//  <rtree> SFDITEM_REG__TIM17_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014828) prescaler </i>
//    <loc> ( (unsigned int)((TIM17_PSC >> 0) & 0xFFFFFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_ARR  --------------------------------
// SVD Line: 8000

unsigned int TIM17_ARR __AT (0x4001482C);



// --------------------------------  Field Item: TIM17_ARR_ARR  -----------------------------------
// SVD Line: 8006

//  <item> SFDITEM_FIELD__TIM17_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001482C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_ARR >> 0) & 0xFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_ARR  -----------------------------------
// SVD Line: 8000

//  <rtree> SFDITEM_REG__TIM17_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001482C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM17_ARR >> 0) & 0xFFFFFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_RCR  --------------------------------
// SVD Line: 8013

unsigned int TIM17_RCR __AT (0x40014830);



// --------------------------------  Field Item: TIM17_RCR_REP  -----------------------------------
// SVD Line: 8019

//  <item> SFDITEM_FIELD__TIM17_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014830) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_RCR >> 0) & 0xFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_RCR  -----------------------------------
// SVD Line: 8013

//  <rtree> SFDITEM_REG__TIM17_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014830) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM17_RCR >> 0) & 0xFFFFFFFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCR1  -------------------------------
// SVD Line: 8026

unsigned int TIM17_CCR1 __AT (0x40014834);



// -------------------------------  Field Item: TIM17_CCR1_CCR1  ----------------------------------
// SVD Line: 8032

//  <item> SFDITEM_FIELD__TIM17_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CCR1 >> 0) & 0xFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCR1  -----------------------------------
// SVD Line: 8026

//  <rtree> SFDITEM_REG__TIM17_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CCR1 >> 0) & 0xFFFFFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_BDTR  -------------------------------
// SVD Line: 8039

unsigned int TIM17_BDTR __AT (0x40014844);



// -------------------------------  Field Item: TIM17_BDTR_DTG  -----------------------------------
// SVD Line: 8045

//  <item> SFDITEM_FIELD__TIM17_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014844) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 0) & 0xFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_LOCK  ----------------------------------
// SVD Line: 8050

//  <item> SFDITEM_FIELD__TIM17_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014844) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 8) & 0x3), ((TIM17_BDTR = (TIM17_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSI  ----------------------------------
// SVD Line: 8055

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014844) Off-state selection for Idlemode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSR  ----------------------------------
// SVD Line: 8060

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014844) Off-state selection for Runmode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKE  -----------------------------------
// SVD Line: 8065

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014844) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKP  -----------------------------------
// SVD Line: 8070

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014844) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_AOE  -----------------------------------
// SVD Line: 8075

//  <item> SFDITEM_FIELD__TIM17_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014844) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_MOE  -----------------------------------
// SVD Line: 8080

//  <item> SFDITEM_FIELD__TIM17_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014844) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_BDTR  -----------------------------------
// SVD Line: 8039

//  <rtree> SFDITEM_REG__TIM17_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014844) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM17_BDTR >> 0) & 0xFFFFFFFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_MOE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DCR  --------------------------------
// SVD Line: 8087

unsigned int TIM17_DCR __AT (0x40014848);



// --------------------------------  Field Item: TIM17_DCR_DBA  -----------------------------------
// SVD Line: 8093

//  <item> SFDITEM_FIELD__TIM17_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014848) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 0) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM17_DCR_DBL  -----------------------------------
// SVD Line: 8098

//  <item> SFDITEM_FIELD__TIM17_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014848) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 8) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_DCR  -----------------------------------
// SVD Line: 8087

//  <rtree> SFDITEM_REG__TIM17_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014848) DMA control register </i>
//    <loc> ( (unsigned int)((TIM17_DCR >> 0) & 0xFFFFFFFF), ((TIM17_DCR = (TIM17_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DMAR  -------------------------------
// SVD Line: 8105

unsigned int TIM17_DMAR __AT (0x4001484C);



// -------------------------------  Field Item: TIM17_DMAR_DMAB  ----------------------------------
// SVD Line: 8111

//  <item> SFDITEM_FIELD__TIM17_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001484C) DMA register for burstaccesses </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM17_DMAR >> 0) & 0xFFFFFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DMAR  -----------------------------------
// SVD Line: 8105

//  <rtree> SFDITEM_REG__TIM17_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001484C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM17_DMAR >> 0) & 0xFFFFFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DMAR_DMAB </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM17  -------------------------------------
// SVD Line: 8120

//  <view> TIM17
//    <name> TIM17 </name>
//    <item> SFDITEM_REG__TIM17_CR1 </item>
//    <item> SFDITEM_REG__TIM17_CR2 </item>
//    <item> SFDITEM_REG__TIM17_DIER </item>
//    <item> SFDITEM_REG__TIM17_SR </item>
//    <item> SFDITEM_REG__TIM17_EGR </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM17_CCER </item>
//    <item> SFDITEM_REG__TIM17_CNT </item>
//    <item> SFDITEM_REG__TIM17_PSC </item>
//    <item> SFDITEM_REG__TIM17_ARR </item>
//    <item> SFDITEM_REG__TIM17_RCR </item>
//    <item> SFDITEM_REG__TIM17_CCR1 </item>
//    <item> SFDITEM_REG__TIM17_BDTR </item>
//    <item> SFDITEM_REG__TIM17_DCR </item>
//    <item> SFDITEM_REG__TIM17_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_SR  --------------------------------
// SVD Line: 8145

unsigned int USART1_SR __AT (0x40013800);



// --------------------------------  Field Item: USART1_SR_PE  ------------------------------------
// SVD Line: 8152

//  <item> SFDITEM_FIELD__USART1_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_FE  ------------------------------------
// SVD Line: 8158

//  <item> SFDITEM_FIELD__USART1_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_NE  ------------------------------------
// SVD Line: 8164

//  <item> SFDITEM_FIELD__USART1_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013800) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_ORE  -----------------------------------
// SVD Line: 8170

//  <item> SFDITEM_FIELD__USART1_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_IDLE  -----------------------------------
// SVD Line: 8176

//  <item> SFDITEM_FIELD__USART1_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40013800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RXNE  -----------------------------------
// SVD Line: 8182

//  <item> SFDITEM_FIELD__USART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Read data register notempty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TC  ------------------------------------
// SVD Line: 8187

//  <item> SFDITEM_FIELD__USART1_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TXE  -----------------------------------
// SVD Line: 8192

//  <item> SFDITEM_FIELD__USART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013800) Transmit data registerempty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_CTS  -----------------------------------
// SVD Line: 8198

//  <item> SFDITEM_FIELD__USART1_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRF  -----------------------------------
// SVD Line: 8203

//  <item> SFDITEM_FIELD__USART1_SR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40013800) Automate baudrate detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.10..10> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRE  -----------------------------------
// SVD Line: 8209

//  <item> SFDITEM_FIELD__USART1_SR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40013800) Automate baudrate detection error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.11..11> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRRQ  ----------------------------------
// SVD Line: 8215

//  <item> SFDITEM_FIELD__USART1_SR_ABRRQ
//    <name> ABRRQ </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40013800) Automate baudrate detection requeset </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.12..12> ABRRQ
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART1_SR  -----------------------------------
// SVD Line: 8145

//  <rtree> SFDITEM_REG__USART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Status register </i>
//    <loc> ( (unsigned int)((USART1_SR >> 0) & 0xFFFFFFFF), ((USART1_SR = (USART1_SR & ~(0x1260UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1260) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SR_PE </item>
//    <item> SFDITEM_FIELD__USART1_SR_FE </item>
//    <item> SFDITEM_FIELD__USART1_SR_NE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_SR_TC </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRF </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_DR  --------------------------------
// SVD Line: 8223

unsigned int USART1_DR __AT (0x40013804);



// --------------------------------  Field Item: USART1_DR_DR  ------------------------------------
// SVD Line: 8229

//  <item> SFDITEM_FIELD__USART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_DR >> 0) & 0x1FF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART1_DR  -----------------------------------
// SVD Line: 8223

//  <rtree> SFDITEM_REG__USART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Data register </i>
//    <loc> ( (unsigned int)((USART1_DR >> 0) & 0xFFFFFFFF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 8236

unsigned int USART1_BRR __AT (0x40013808);



// ---------------------------  Field Item: USART1_BRR_DIV_Fraction  ------------------------------
// SVD Line: 8242

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 8247

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40013808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 8236

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 8254

unsigned int USART1_CR1 __AT (0x4001380C);



// -------------------------------  Field Item: USART1_CR1_SBK  -----------------------------------
// SVD Line: 8260

//  <item> SFDITEM_FIELD__USART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001380C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_RWU  -----------------------------------
// SVD Line: 8265

//  <item> SFDITEM_FIELD__USART1_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001380C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 8270

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001380C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 8275

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001380C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 8280

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001380C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 8285

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001380C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 8290

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001380C) Transmission complete interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 8295

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001380C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 8300

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001380C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 8305

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001380C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 8310

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001380C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 8315

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001380C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 8320

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001380C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 8325

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001380C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 8254

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_SBK </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 8332

unsigned int USART1_CR2 __AT (0x40013810);



// -------------------------------  Field Item: USART1_CR2_ADD  -----------------------------------
// SVD Line: 8338

//  <item> SFDITEM_FIELD__USART1_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 0) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 8343

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 8348

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 8353

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 8358

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 8363

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 8332

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0x3F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 8370

unsigned int USART1_CR3 __AT (0x40013814);



// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 8376

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IREN  ----------------------------------
// SVD Line: 8381

//  <item> SFDITEM_FIELD__USART1_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013814) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IRLP  ----------------------------------
// SVD Line: 8386

//  <item> SFDITEM_FIELD__USART1_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013814) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 8391

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 8396

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 8401

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013814) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 8406

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 8411

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 8416

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_OVER8  ----------------------------------
// SVD Line: 8421

//  <item> SFDITEM_FIELD__USART1_CR3_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013814) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.11..11> OVER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ABREN  ----------------------------------
// SVD Line: 8426

//  <item> SFDITEM_FIELD__USART1_CR3_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013814) Auto baudrate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.12..12> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ABRMOD  ---------------------------------
// SVD Line: 8431

//  <item> SFDITEM_FIELD__USART1_CR3_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40013814) Auto baudrate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 13) & 0x3), ((USART1_CR3 = (USART1_CR3 & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 8370

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0x7FCFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FCF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_OVER8 </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ABREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ABRMOD </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 8129

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_SR </item>
//    <item> SFDITEM_REG__USART1_DR </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_SR  --------------------------------
// SVD Line: 8145

unsigned int USART2_SR __AT (0x40004400);



// --------------------------------  Field Item: USART2_SR_PE  ------------------------------------
// SVD Line: 8152

//  <item> SFDITEM_FIELD__USART2_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004400) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_FE  ------------------------------------
// SVD Line: 8158

//  <item> SFDITEM_FIELD__USART2_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004400) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_NE  ------------------------------------
// SVD Line: 8164

//  <item> SFDITEM_FIELD__USART2_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004400) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_ORE  -----------------------------------
// SVD Line: 8170

//  <item> SFDITEM_FIELD__USART2_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004400) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_IDLE  -----------------------------------
// SVD Line: 8176

//  <item> SFDITEM_FIELD__USART2_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004400) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_RXNE  -----------------------------------
// SVD Line: 8182

//  <item> SFDITEM_FIELD__USART2_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) Read data register notempty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TC  ------------------------------------
// SVD Line: 8187

//  <item> SFDITEM_FIELD__USART2_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TXE  -----------------------------------
// SVD Line: 8192

//  <item> SFDITEM_FIELD__USART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004400) Transmit data registerempty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_CTS  -----------------------------------
// SVD Line: 8198

//  <item> SFDITEM_FIELD__USART2_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_ABRF  -----------------------------------
// SVD Line: 8203

//  <item> SFDITEM_FIELD__USART2_SR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40004400) Automate baudrate detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.10..10> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_ABRE  -----------------------------------
// SVD Line: 8209

//  <item> SFDITEM_FIELD__USART2_SR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004400) Automate baudrate detection error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.11..11> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_ABRRQ  ----------------------------------
// SVD Line: 8215

//  <item> SFDITEM_FIELD__USART2_SR_ABRRQ
//    <name> ABRRQ </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40004400) Automate baudrate detection requeset </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.12..12> ABRRQ
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART2_SR  -----------------------------------
// SVD Line: 8145

//  <rtree> SFDITEM_REG__USART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Status register </i>
//    <loc> ( (unsigned int)((USART2_SR >> 0) & 0xFFFFFFFF), ((USART2_SR = (USART2_SR & ~(0x1260UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1260) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_SR_PE </item>
//    <item> SFDITEM_FIELD__USART2_SR_FE </item>
//    <item> SFDITEM_FIELD__USART2_SR_NE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_SR_TC </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_SR_ABRF </item>
//    <item> SFDITEM_FIELD__USART2_SR_ABRE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_DR  --------------------------------
// SVD Line: 8223

unsigned int USART2_DR __AT (0x40004404);



// --------------------------------  Field Item: USART2_DR_DR  ------------------------------------
// SVD Line: 8229

//  <item> SFDITEM_FIELD__USART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004404) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_DR >> 0) & 0x1FF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART2_DR  -----------------------------------
// SVD Line: 8223

//  <rtree> SFDITEM_REG__USART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Data register </i>
//    <loc> ( (unsigned int)((USART2_DR >> 0) & 0xFFFFFFFF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 8236

unsigned int USART2_BRR __AT (0x40004408);



// ---------------------------  Field Item: USART2_BRR_DIV_Fraction  ------------------------------
// SVD Line: 8242

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004408) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART2_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 8247

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004408) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 8236

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction </item>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 8254

unsigned int USART2_CR1 __AT (0x4000440C);



// -------------------------------  Field Item: USART2_CR1_SBK  -----------------------------------
// SVD Line: 8260

//  <item> SFDITEM_FIELD__USART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000440C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_RWU  -----------------------------------
// SVD Line: 8265

//  <item> SFDITEM_FIELD__USART2_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000440C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 8270

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000440C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 8275

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000440C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 8280

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000440C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 8285

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000440C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 8290

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000440C) Transmission complete interruptenable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 8295

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000440C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 8300

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000440C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 8305

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000440C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 8310

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000440C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 8315

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000440C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M  ------------------------------------
// SVD Line: 8320

//  <item> SFDITEM_FIELD__USART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000440C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 8325

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000440C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 8254

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_SBK </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 8332

unsigned int USART2_CR2 __AT (0x40004410);



// -------------------------------  Field Item: USART2_CR2_ADD  -----------------------------------
// SVD Line: 8338

//  <item> SFDITEM_FIELD__USART2_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004410) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 0) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 8343

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 8348

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004410) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 8353

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004410) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 8358

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 8363

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004410) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 8332

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0x3F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 8370

unsigned int USART2_CR3 __AT (0x40004414);



// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 8376

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IREN  ----------------------------------
// SVD Line: 8381

//  <item> SFDITEM_FIELD__USART2_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004414) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IRLP  ----------------------------------
// SVD Line: 8386

//  <item> SFDITEM_FIELD__USART2_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004414) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 8391

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004414) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 8396

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 8401

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 8406

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004414) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 8411

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004414) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 8416

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004414) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_OVER8  ----------------------------------
// SVD Line: 8421

//  <item> SFDITEM_FIELD__USART2_CR3_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004414) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.11..11> OVER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_ABREN  ----------------------------------
// SVD Line: 8426

//  <item> SFDITEM_FIELD__USART2_CR3_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004414) Auto baudrate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.12..12> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_ABRMOD  ---------------------------------
// SVD Line: 8431

//  <item> SFDITEM_FIELD__USART2_CR3_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40004414) Auto baudrate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 13) & 0x3), ((USART2_CR3 = (USART2_CR3 & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 8370

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0x7FCFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FCF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_OVER8 </item>
//    <item> SFDITEM_FIELD__USART2_CR3_ABREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_ABRMOD </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 8440

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_SR </item>
//    <item> SFDITEM_REG__USART2_DR </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 8465

unsigned int WWDG_CR __AT (0x40002C00);



// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 8472

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) 7-bit counter (MSB to LSB) </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 8477

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) Activation bit </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 8465

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register (WWDG_CR) </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 8484

unsigned int WWDG_CFR __AT (0x40002C04);



// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 8491

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) 7-bit window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB  -----------------------------------
// SVD Line: 8496

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB
//    <name> WDGTB </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40002C04) Timer Base </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 7) & 0x3), ((WWDG_CFR = (WWDG_CFR & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 8501

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Early Wakeup Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 8484

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register(WWDG_CFR) </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 8508

unsigned int WWDG_SR __AT (0x40002C08);



// --------------------------------  Field Item: WWDG_SR_EWIF  ------------------------------------
// SVD Line: 8514

//  <item> SFDITEM_FIELD__WWDG_SR_EWIF
//    <name> EWIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Early Wakeup Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_SR ) </loc>
//      <o.0..0> EWIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 8508

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) Status register (WWDG_SR) </i>
//    <loc> ( (unsigned int)((WWDG_SR >> 0) & 0xFFFFFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 8449

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: PY32F003xx  --------------------------------
// SVD Line: 2



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M0+ Specific Interrupt Numbers  ---------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// --------------------------  PY32F003xx Specific Interrupt Numbers  -----------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window WatchDog Interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> PVD Interrupt through EXTI Lines 16 </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> RTC_IRQ
//    <name> RTC </name>
//    <i> RTC Interrupt through EXTI Lines 19 </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> FLASH global Interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global Interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_1_IRQ
//    <name> EXTI0_1 </name>
//    <i> EXTI Line 0 and 1 Interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_3_IRQ
//    <name> EXTI2_3 </name>
//    <i> EXTI Line 2 and 3 Interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_15_IRQ
//    <name> EXTI4_15 </name>
//    <i> EXTI Line 4 to 15 Interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel1_IRQ
//    <name> DMA_Channel1 </name>
//    <i> DMA Channel 1 Interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel2_3_IRQ
//    <name> DMA_Channel2_3 </name>
//    <i> DMA Channel 2 and Channel 3 Interrupt </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> ADC_COMP_IRQ
//    <name> ADC_COMP </name>
//    <i> ADC and COMP Interrupt through EXTI Lines 17 and 18 </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_UP_TRG_COM_IRQ
//    <name> TIM1_BRK_UP_TRG_COM </name>
//    <i> TIM1 Break, Update, Trigger and Commutation Interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare Interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global Interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> TIM14_IRQ
//    <name> TIM14 </name>
//    <i> TIM14 global Interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> TIM16_IRQ
//    <name> TIM16 </name>
//    <i> TIM16 global Interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> TIM17_IRQ
//    <name> TIM17 </name>
//    <i> TIM17 global Interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> I2C1_IRQ
//    <name> I2C1 </name>
//    <i> I2C1 global Interrupt </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global Interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global Interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global Interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <irqtable> PY32F003xx_IRQTable
//    <name> PY32F003xx Interrupt Table </name>
//    <nvicPrioBits> 4 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> RTC_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_1_IRQ </qitem>
//    <qitem> EXTI2_3_IRQ </qitem>
//    <qitem> EXTI4_15_IRQ </qitem>
//    <qitem> DMA_Channel1_IRQ </qitem>
//    <qitem> DMA_Channel2_3_IRQ </qitem>
//    <qitem> ADC_COMP_IRQ </qitem>
//    <qitem> TIM1_BRK_UP_TRG_COM_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> TIM14_IRQ </qitem>
//    <qitem> TIM16_IRQ </qitem>
//    <qitem> TIM17_IRQ </qitem>
//    <qitem> I2C1_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: PY32F003xx  ---------------------------------------
// SVD Line: 2



// ------------------------------  Peripheral Menu: 'PY32F003xx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> COMP
//    <m> COMP1 </m>
//    <m> COMP2 </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBGMCU
//    <m> DBGMCU </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> Flash
//    <m> FLASH </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOF </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LPTIM
//    <m> LPTIM </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM3 </m>
//    <m> TIM14 </m>
//    <m> TIM16 </m>
//    <m> TIM17 </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//    <m> USART2 </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//